|
マイクロ波信号を直接デジタル信号に変換できるA/D変換技術の確立を目指し、共鳴トンネルダイオード(RTD)を用いた高速・高分解能A/D変換器(ADC)の構成方法を明らかにすることを目的として研究を行い、以下の結果を得た。
1)並列比較型ADC
RTDとHFET(ヘテロ接合電界効果型トランジスタ)を組み合わせた新しい超高速機能回路を考案し、フロントエンド部分の量子化器だけでなく、エンコーダ回路ブロックに適用した並列比較型ADCを設計した。コンパクトな(約1/2の素子数)ADC回路が実現できた結果、SPICEシミュレーションにより消費電力を評価したところ、4ビット10GS/s動作で0.3W(従来の約1/2に相当)と、大幅な低減化が可能であることが分かった。また、RTDのラッチ機能に基づくパイプライン処理を組み込んだフラッシュ型5ビットADCを提案し、10GHzで実効分解能4.6bit(SNR=29.4dB)が得られる可能性を明らかにした。
2)ΔΣ型ADC
無線応用で特に有効とされている連続時間バンドパスΔΣ型ADCに着目し、量子化器として上記フラッシュ型ADCを組み込んだΔΣ変調器を検討した結果、RTD量子化器出力のデューティ比の低下に応じてフィードバックゲインを高めることで、高速化・高精度化が実現できる見通しが得られた。実際に、InP系HEMTを想定したGm-C型バンドパスフィルタ(中心周波数500MHz)を利用して回路シミュレーシヨγを行った結果、4GHz動作で実効分解能8bitが得られた。更に、安定性に優れたカスケード方式バンドパスΔΣ変調器を提案し、多レベル信号導入(多ビット化)、動的要素整合により16bitの分解能が得られる可能性を示した。
以上の結果から、カスケード方式バンドパス型ΔΣ変調器を基本に、RTD多値量子化器を用いた並列比較型ADCブロック、HEMTバンドパスフィルタ回路を組み込み、動的要素整合を採用してADCを構成すれば、当初の目標性能(中心周波数2GHz、帯域幅100MHz、分解能16bit)が達成できる可能性があることを明らかにした。
|
