|
1.暗号プロセッサの詳細設計
次のような特長を有するRSA暗号プロセッサの詳細な設計を行った。(1)すべての演算を冗長2進数の形式で行う。(2)剰余計算を、プロセッサに内蔵したハードウエアテーブルのルックアップによって行う。
設計結果、次のような知見が得られた。
(1)処理速度は、鍵の語長N=1024ビットとすると、3M(bit/s)程度である。
(2)この処理速度は、従来のRSA暗号プロセッサの処理速度の約60倍である。
(3)処理時間のオーダはO(NlogN)である。従来のプロセッサのオーダはO(N^2)なのでこの点でも優れている。
(4)チップ面積は、(4.3×10^5λ)×(5.63×10^5λ)である(λはレイアウト設計における基準寸法)。この値は、0.5μルール(λ=0.25μmに相当する)を用いると、10.9cm×14.1cmとなり、ウェーハ規模となる。
2.暗号プロセッサの欠陥救済構成法の検討
提案したプロセッサのチップサイズはウエーハ規模となるので、そのままでは歩留りが低い。そこで、欠陥救済構成の導入を検討し、本プロセッサに適した次のような手法を提案した。
(1)対象とするシステムをビットスライスに分割し、1つのビットスライスを冗長化の単位ブロックとする。
(2)冗長なブロックを非冗長なブロックの間に均等に配置する。各ブロックの機能が隣のブロックの非冗長な機能を包含するように所要の機能を付加する。
(3)欠陥の生じたブロックの機能を停止し、そのブロックの機能(演算機能、記憶機能)を隣のブロックに移す。
(4)ブロックの機能を、順次、隣のブロックに移すという処置を冗長なブロックに達するまで続ける。
現在、本手法に基づいてより具体的なシステム構成を検討中である。
|
