|
1.暗号プロセッサの欠陥救済設計
これまで冗長2進演算とテーブルルックアップを組み合わせた高速RSA暗号プロセッサの基本構成を提案してきたが、本プロセッサのチップサイズはWSI規模となり、このため歩留りが低いという問題点を有している。この問題を解決するために、欠陥救済構成の導入を検討した。本プロセッサに適した次のような手法を提案した。
(1)システムをビットスライス構成とし、1つのビットスライスを冗長化の単位ブロックにとる。
(2)冗長なブロックを非冗長なブロックの間に均一に分散する。
(3)欠陥の生じたブロックの演算機能を停止し、その機能を隣のブロックに移す。
(4)ブロックの機能を、順次、隣のブロックに移すという処置を冗長なブロックに到達するまで続ける。
本手法に基づいて、欠陥救済システム設計を行った。
2.パイプライン設計
提案してきたプロセッサにパイプライン構成を導入する検討を行い、次のような構成法を提案した。
(1)乗算回路
(1)いくつかの部分積の出力を1組の冗長2進加算器の2進木構造を用いて合計する。
(2)すべての2進木構造の出力を冗長2進加算器のアレイ構造を用いて合計する。
(3)1桁の冗長2進加算器各々に、出力を保持するラッチを付加する。
(4)パイプラインクロック間隔は、アレイ構造に用いる冗長2進加算器の演算時間(配線遅延を含む)に等しくとる。
(2)剰余計算回路:乗算回路同様、冗長2進加算器の2進木構造とアレイ構造を適切に組み合わせる。
本構成法によれば、平文データが連続的に入力される場合の暗号処理速度が格段に向上する。また、配線遅延時間の取り扱いが適切に行われるので、タイミング設計が容易となる。現在、詳細なシステム設計を行っている。
|
