| 研究課題/領域番号 |
12680325
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 宮城工業高等専門学校 (2001-2002)
東北大学 (2000) |
|---|
研究代表者 |
鈴木 健一 宮城工業高等専門学校, 情報デザイン学科, 講師 (50300520)
|
|---|
| 研究分担者 |
中村 維男 東北大学, 大学院・情報科学研究科, 教授 (80005454)
|
|---|
| 研究期間 (年度) |
2000 – 2002
|
| キーワード | 計算機アーキテクチャ / VLIW / キャッシュ / メモリ / Memory / Memory |
|---|
| 研究概要 |
次世代の高性能マイクロプロセッサアーキテクチャとして期待されているVLIWアーキテクチャでは、並列実行可能な命令を短時間にメモリから演算機へと安定供給できるメモリシステムの存在が性能発揮の必要条件となる。本研究では、まず、VLIWアーキテクチャのための高性能な命令キャッシュ機構として、MULHI(MULtiple HIt)キャッシュ機構を提案した。MULHIキャッシュ機構では、無効命令(nop)を格納しないことによって、キャッシュメモリアレイの使用効率を高めることで高キャッシュヒット率を獲得し、その結果として、高バンド幅のメモリシステムを実現する。
MULHIキャッシュ方式は、nopを格納しない点において、従来のCOMPRESSキャッシュやSILOキャッシュと発想を同じくしている。しかしながら、キャッシュのアソシアティビティをうまく活用することによって、これらの対抗方式よりも高効率を狙うものである。
ミス率ベースの性能評価から、MULHIキャッシュは従来方式よりも高OPC(Operation Per Cycle)を実現できることを明らかとした。また、詳細なハードウェア設計から、MULHIキャッシュの制御回路のオーバヘッドは十分に小さく、VLIWキャッシュに適用可能であることを示した。
最後に、キャッシュによるデータ供給の新しい応用として、実時間レイトレーシングハードウェアを想定し、その有用性を示した。
|
