|
本研究の目的は、モーバイル・ユビキュタス、情報家電などの組込みシステム、システム・オン・チップの設計のための方法論とソフトウェアアーキテクチャを明らかにすることである。初年度である本年度の目標は、(1)ソフトウェアアーキテクチャの基本設計、特に、組込むべきソフトウェアの機能設計とそのインタフェースをオブジェクト指向アプローチで定義すること、(2)基本ソフトウェアとなる組込み用カーネルの設計と実装であり、次の研究を行った。
(1)SOC(System On Chip)ソフトウェアアーキテクチャの試作設計
組込みシステム、システム・オン・チップのために、システム全体のアーキテクチャを定める。特に、実世界を徹底的にモデル化し、各機能モジュールの抽象化を行い、オブジェクトとして再定義する。再定義された実世界の機能モジュールを以下に示すソフトウェア群で具体化する。特に、今期はソフトウェア階層の根幹をなす、仮想化機能を有するOSについて試作設計を行った。SOCやIP(Intellectual Property)では、種々のアーキテクチャに適用可能かつハードウェア実装制約に応じた性能設計トレードオフを考慮し、さらに種々のソフトウェアモジュールの再利用性が要求される。そこで、ハードウェアの性能を考慮してOS機能のトレードオフ選択が可能となる機構として、仮想割込み表を用いた仮想化レベルの制御により、ユーザレベルからOSレベルまでの割込み制御を行う機構を試作設計を行い、その基本有効性を確認した。
(2)SOCコアカーネルの試作
SOCを達成するために、ハードウェア制約に伴うスケーラビリティ、リアルタイム性、ファームウェア化を考慮したカーネルを設計と試作を今期の目標にした。性能要求とモジュール関係の見積もりを容易にすることを目標としたソフトウェアアーキテクチャの設計を(1)で行い、その方式を有するコアカーネルを試作し、PowerPC、MIPS、SH3/4アーキテクチャ上で試作版コアカーネルを実装し、その有効性およびコアカーネルおよびソフトウェアの再利用性を確認した。
以上の研究を通じ、SOCのソフトウェアアーキテクチャの基本アーキテクチャとコアカーネルの有効性を確認することができた。次年度の課題は、応用層までを通じた実装能力と性能の検証、TCP/IPを含む周辺装置との接続性の確保、FPGAとVHDLを用いたハードウェアからの総合設計の能力の検証である。
|
