| 研究概要 |
ディジタル回路設計フローにおいてコンピュータによる自動化が困難であった上流工程(要求仕様を満足するハードウェアアルゴリズムの設計)に対し,進化論的計算手法による自動化の研究が進められている.
本研究では,設計対象となるハードウェアの高速性を十分に引き出し,かつ従来手法に比較して大規模な回路設計に対応するため,ゲートレベルのディジタル回路を設計対象とし,任意の回路構造を表現型とする木構造を染色体とした遺伝的プログラミングによる設計手法を提案した.
提案手法によって設計された結果は,要求仕様を満たすディジタル回路を表現型とする木構造の染色体情報である.本研究では,この染色体情報を実際のディジタル回路として実現するため2通りの手法を試みた.1つは染色体情報を直接インプリメントできるハードウェアとして,データ駆動原理をアーキテクチャとする計算機の開発である.これに関しては,計算機の動作シミユレータを開発し,設計した計算機アーキテクチャの検証を行っている段階である.もう1つの手法は,染色体情報をVHDLというハードウェア記述言語に自動変換することである.これによりディジタル回路設計フローの下流工程に用いられている市販のEDAツールとの併用が可能となり,本手法が上流工程のEDAツールとして使用可能となった.
また本手法で大規模な回路設計を試みる場合,探索空間や計算時間の増大が間題となる.これらの間題に対応するため,回路の多様性を維持することで大局的な探索を効果的に行える分散遺伝的プログラミングを適用し,さらにPCクラスタという並列計算機の手法によって計算時間の短縮を試みた.その結果,従来手法に比較して大規模な回路設計を可能とし,PCクラスタの使用によって大幅な計算時間の短縮が行えることを確認した.
|
