| 研究概要 |
並列処理を前提とした適応的GAに対し,プロセッサ間の協調動作によるGAパラメータの適応的調整手法を開発した.また,開発したパラメータの適応的調整手法を汎用並列処理GAソフトウェアPVM_GALOPPSに組み込み,通常の並列処理GAと比較して提案手法の有効性を検証した.
さらに,GA専用プロセッサ(DLX-GAと呼ぶ)のハードウェア設計を行った.まず,DLX-GAの仕様を決定した.DLX-GAはRISCベースであり,RISC部分の命令セットについてはDLXアーキテクチャ(Hennessy ＆ Patterson,1990)に準拠した(たたし浮動小数点命令を除く).さらに,GAに特有のビット演算や乱数発生のための命令を加えた.並列処理を実現するための割込み機能も装備した.仕様を決定した後,ハードウェア記述言語Verilog-HDLを用いてハードウェア設計を行った.
設計された結果をRTLレベルでシミュレーションし,仕様どおりの動作をするかどうかを確認した.さらに論理合成を行って,ゲートレベル回路に変換し,ゲートレベルシミュレーションによりハードウェアとしての性能を評価した.この結果,試作チップは100MHzのクロック周波数で動作可能であることを確認した.また,試作チップのソフトウェア開発環境として,コンパイラとアセンブラを開発した.最後に,レイアウト設計を行い,チップのマスクデータを作成した.作成したマスクデータを東京大学大規模集積システム設計教育研究センター(VDEC)に提出し,デザインルール0.35μmのスタンダードセル(4.93mm角)によるチップ試作を依頼した.試作チップは平成13年7月に納入の予定である.
|
