| 研究概要 |
本年度の研究では大型連想メモリ(128参照データ以上,長さ512ビット以上)のためにのアナログ検索回路の改善及びテストチップ設計と評価を行った.更に,新しい幅広い応用に適している適応性のある距離指標を有する全並列パターンマッチングアキテクチャを提案した.また,昨年度(平成12度)の研究成果に対して,第3回LSI IPデザイン・アワード開発奨励賞を授与した.更に開発した連想メモリアーキテクチャの特許を出願し,最近の研究成果に対しても2つの特許出願の準備をしている.
改良した最小距離検索アナログ回路は下記の2つの特徴を有する.
・新しい最大利得領域の自己調整機能を有する距離増幅回路
・高速な電圧フォロア回路を有する効率のよいフィードバック安定回路
自己調整機能を有する距離増幅回路は768ビット以上の大きなビット長に対しても拡張することができる.これは,ハミング距離を実現する最初のテストチップ(768ビットの32参照データ)の設計と測定により検証を行っており,70ns以下の最小距離検索時間,1.13%以下の小さなwinnerと入力間距離誤差,参照パターン当たり1.35mW以下の低消費電力を実証した.
電圧フォロアに基づくフィードバックの安定化により,大きな参照パターン数に対しても拡張することが可能である.これは128参照パターンのマンハッタン距離を実現した2回目のテストチップの設計と測定ににより検証を行った.残念ながら,設計ミスのためこのテストチップは機能的に正しく動作しなかったため,再設計を行った.正しく設計したチップの製造プロセスは2002年の6月に完了する予定である.
|
