| 研究概要 |
本研究は,「FPGAを用いた可変構造ハードウェアとそれを制御するソフトウェアからなる複合システムの設計問題は,ある種の並行分散オブジェクトの設計問題と同型である」という着想に基づいて,あるオブジェクトの実現方式がハードウェアであるかソフトウェアであるかに関らず,仕様として与えられた時間的な振舞いの集合,すなわち「トレース仕様」を入力として,これを模倣するオブジェクトを自動的に合成しようとする試みである.今年度は,昨年度の成果を踏まえて理論面と開発面を中心とした展開研究を行った.
まず,理論面からのアプローチとして,多数のオブジェクトの相互作用を記述する形式的仕様記述法について検討し,昨年度の研究成果である正規表現によるトレース記述法(正規トレース)が,単一オブジェクトばかりでなく複数オブジェクトに対しても適用可能であるとの見通しを得た.また,この結果を用いて,複数オブジェクトに対するトレース仕様を入力として,各オブジェクトの出力記号列間の非決定性を解消して最小状態のステートマシンを構成するアルゴリズムについて検討した.
開発面からのアプローチとしては,本研究の結果を組み込んだソフトウェア開発環境の構築を開始し,いくつかのソフトウェアツールを試作して,理論の検証ならびに必要な課題を抽出した.具体的には,トレース仕様エディタ,複合正規トレースから個別正規トレースへの分解ツール,ステートマシンを実装するアプリケーションエンコーダ等を製作して評価中である.
さらに,上記の研究活動に並行して,FPGA側のハードウェア記述言語にVHDLを追加すべく開発環境を整備し,制御側のプログラミング言語にJavaを追加するための予備実験を行った.
|
