| 研究概要 |
設計者はアーキテクチャ設計時にキャッシュメモリの大きさやパラメータを決定する. 各パラメータにおけるキャッシュメモリの性能を調べることで最適なキャッシュメモリアーキテクチャを設計することができる. キャッシュメモリの性能を調べるにはメモリアクセスの履歴であるトレースデータを用いてシミュレーションを行い, キャッシュヒット回数とキャッシュミス回数を数える. キャッシュヒット回数とキャッシュミス回数は遅延速度や消費エネルギーを見積もるデータとなる. すべてのパラメータ構成の中で最も良い構成を探索することをキャッシュ構成シミュレーションと呼ぶ. キャッシュ構成シミュレーションは時間がかかるのでシミュレーション高速化手法を研究する. マルチコアプロセッサではキャッシュメモリのコヒレント制御を行うため, 正確なシミュレーションを行うと動作が複雑になる.
ヘテロジニアスなキャッシュアーキテクチャにおいてMESIプロトコルによりコヒンレント制御を行う1階層キャッシュを対象とするシミュレーション高速化の研究を行った. 提案キャッシュ構成シミュレーションは最大14倍の高速化を達成した.
完全符号の性質を利用してビットレベルでの書き込み数を削減する不揮発メモリアーキテクチャを生成する手法を提案した. トレースデータを使ってメモリアクセスのシミュレーションを行い, 有効性を検証した.
クラスタリングにより組み合わせ最適化問題を高速に解くシミュレータを提案した. リソグラフィにおける照明最適化問題において有効性を検証した.
|
