| 研究課題/領域番号 |
12J09309
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
張 睿 東京大学, 大学院・工学系研究科, 特別研究員(PD)
|
|---|
| キーワード | ゲルマニウム / ゲートスターク / MOS界面 / MOSFET |
|---|
| 研究概要 |
以前の研究では、ブラスマ後酸化法を用いて薄いAl203層に越してAl203/Ge界面を酸化して、薄いEOTと低い界面態密度両方持つゲートスタークをできた。しかし、Al203のk値が低いだから、1nmより薄いEOTが難しい。このためにもっと高いk値の絶縁膜(HfO2)を使わなければならない。この度同じプラスマ後酸化法を使って、
HfO2/Al203/Ge構造から0.7nm超薄EOTのHfO2/Al203/GeOx/Geゲートスタークを実現した。このゲートスタークを使ってGe p-とn-MOSFETsを作製した。薄いEOTで世界中で最も高い正孔と電子移動度(596と754cm2/Vs)を実現した。
GeOx/Ge界面構造と界面電気性能の関連をまだ解明してない。このために、プラスマ後酸化法条件を振ってGeOx/Ge界面の形成行為を調査した。GeOx層の厚を変わってGeOx/Ge界面の酸化状態を測定して、後酸化温度によってGeOx/Ge界面の成長机理を解明した。室温でプラスマ後酸化法を用いて(100)と(111)面方位のGe表面を逐層的に酸化する行為を確認した。後酸化法温度を変わってGeOx/Ge界面の平坦性と界面電気性能を調査した。室温で酸化したGeOx/Ge界面の平坦性が改良して、界面態密度が増えた。この結果の原因として、界面Ge原子が高温と低温での酸化行為の不同点を解明した。原子層平坦なGeOx/Ge界面を実現して、Ge p-とn-MOSFFTsの高電界での移動度が20%と25%に提高られた。
最近までの研究では、高い峰値移動度のGe MOSFETsを実現できた。でもGe MOSFBTsの高電界での移動度が強く劣化することの原因をまだ解明していない。我々はGe MOSFETsのホール移動度を測定して、split-CV法を用いて実効移動度を計算した。ホール移動度が実効移動度より二倍以上高いことを判明した。低い実効移動度の原因としては、Geの伝導帯と価電子帯内の界面態がキャリアを捕獲したことだ。ホール測定するキャリア濃度とゲートスタークの容量に計算するキャリア濃度違さから、伝導帯と価電子帯内の界面態密度を計算して、界面態がGeMOSFETsの高電界での移動度劣化の重要原因として判明した。GeOx/Ge界面の薄くなったら、伝導帯内の界面態密度がほぼ同じレベルで、価電子帯内の界面態密度が高くなった。(100)面方位より(110)と(111)面方位のGeOx/Ge界面の界面態密度が高いだ。(100)Gen-MOSFETsと(110)、(111)GeMOSFETsの移動度劣化が強いことの原因を解明した。
低温でのGeMOSFETsのホール移動度も測定した。正孔と電子両方のホール移動度に弱い温度依存性を確定した。それから、GeMOSFETsの高電界移動度の劣化机理が界面態と界面散乱だことを判明した。低温後酸化で成長した原子層平坦なGeOx/Ge界面を使って、原子状重水素アニールを使って伝導帯内の界面態密度を抑制して、世界中で始めて低電界と高電界でSiuniversalより高い正孔と電子実効移動度を実現した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
1、1mより薄いEOTのhigh-k/Geゲートスタークを作製して、世界中で最も高い移動度の超薄EOT Ge CMOSを実現した。
2、GeOx/Ge界面の構造を解析して、GeOx/Ge界面の成長と性能を原子レベル解明できた。
3、GeMOSFETsのキャリア散乱机理を解明した。高性能GeMOSFETsの実現方法を提案した。
|
| 今後の研究の推進方策 |
1、超薄EOTGeCMOSのチャンネル中に歪みを導入して、高い移動度を実現する。
2、GeMOSFETsにおける歪みモードと方向の影響を判明する。
3、歪みGeMOSFETsのキャリア散乱机理を解明する。
|
