| 研究概要 |
RFCMOSトランシーバを設計のために必ず必要なものとしては,実際のRF信号を生成する周波数シンセサイザがある.そのシンセサイザは一般的にインダクタとコンダクタの共振を用いて信号を生成するために面積が大きいというのが問題として挙げられてきた.本研究では,まずその周波数シンセサイザのスケーラブル化・高性能化のために,トランジスタのみの構成であるリング発振回路と注入同期を用いている.それに関係する平成24年度の研究実施計画の一つであった「これまでの成果である注入同期回路技術を用いた発振器・位相同期回路の動作原理を明確化」については,順調に研究が進んでおり,それに関して雑誌論文として4件,国際学会1件という成果を出すことができた.そして,その内容をベースにして「Scalable RF CMOS Frequency Synthesizer Design with Injection Locking」というタイトルの博士論文としてまとめでおり,博士号を取得することができた.
もう一つの研究実施計画であった「周波数シンセサイザのスケーラブル・高性能化に向け,TDC,ディジタルフィルタなどのディジタル回路技術と,注入同期回路技術などのアナログ技術を組み合わせる新しいアーキテクチャを考案」に関してはTDCやディジタルフィルタの設計までは至ってないものの,VerilogやVHDLなどを用いたディジタル設計技術を身につけることができた.また,注入同期技術を用いた新たな送信機アーキテクチャを提案し,試作を行った.
最終目標であるスケーラブルRF CMOSトランシーバも進捗しており,65nm CMOSプロセスを用いてトランシーバのプロトタイプを設計・試作を行った.平成25年度にはその結果をフィードバックしてトランシーバモジュールとして仕上げる予定である.
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究は,チップ制作コスト制限を究極的な目的とし,RFトランシーバ設計においてインダクタレスでインバータをベースにした既存の構成に,ミックスドシグナル回路を用いたディジタルアシスト技術を適応する構成を提案することを目指している.平成24年度の研究進捗では注入同期手法を用いた周波数シンセサイザをメインとして,65nm CMOSプロセスを用いたスケーラブルRFトランシーバのプロトタイプの提案・試作まで行っており,全体の研究計画には完全に沿ってないものの,順調に進展していると判断した.
|
| 今後の研究の推進方策 |
平成24年度の研究進捗としてスケーラブルRFCMOSトランシーバのプロトタイプを提案・試作を行ったが,TDCなどのミックスドシグナル回路はそこまで活用することができなかった.そのため,平成25年度にはTDCなどの回路の研究から始め,実際に周波数シンセサイザにその技術を適応していく予定である.そして,本研究の最終年度でもあるため,トランシーバIC回路の試作だけでなく,アンテナインタフェイスやパッシブ素子を用いたフィルタの設計などにも力を入れ、実際の無線通信が可能なモジュールとして仕上げていきたいと考えている.
|
