| 研究概要 |
本研究では,高速化と低消費電力化を両立させるプロセッサやメモリのアーキテクチャ,電源電圧の最適制御方式,ハードウェアとソフトウェアの協調による高性能化手法など,ソフトウェア,アーキテクチャ,回路技術を組合せた高性能・低消費電力プロセッサシステムの構成技術を確立することを目的とした.すでに,我々が開発している可変電源電圧プロセッサの技術,メモリ/ロジック混載アーキテクチャ技術,ソフトコアプロセッサをベースとする特定用途向き設計最適化技術などの要素技術を核として,画像処理を中心とする特定用途向け高性能低消費電力プロセッサシステム設計の技術体系を確立し,性能を落とさずに大幅な消費電力を達成する設計法を提案した.本研究は,特定用途向けプロセッサシステムの設計者に,電源電圧やデータパス幅,パイプライン段数など,従来触ることができなかったパラメータを開放し,広い設計空間の中で最適なシステム設計を構築する手段を提供する試みで,各国で競争的に研究開発されているハードウェア・ソフトウェア協調設計技術の中でももっとも先進的な試みである.本研究では,性能を落とさずに消費電力を削減するプロセッサシステム構成手法を提案し,それらを組み合わせた消費電力削減効果を示した.提案手法は,下記の3種類である.
1)プログラム中の変数に利用される各変数が必要とするビット幅(有効ビット幅)を解析し,消費電力を最小化するようにプロセッサやメモリのデータパス幅を最適化する手法
2)命令パイプラインの段数をアプリケーションの特性に応じて動的に変化させる動的パイプライン制御方式
3)データパスの中で実質的に情報を運ばないビットのスイッチングを抑制して消費電力を削減する動的データパス制御と動的メモリアクセスビット制御
今後の特定用途向け高性能低消費電力プロセッサシステムの設計に対して,ハードウェア構成とソフトウェア設計の双方に対する指針を与える技術としてきわめて重要であると考える.
|
