|
複合化集積システムを極限集積化して実現する上での、究極的な制約要因は、クロック歪み、ならびに電力消費密度の問題である。これらの問題を原理的に解決可能な理想的なシステム実現手段として、筆者らは既に、自己タイミング型パイプライン機構を提案し、これに基づくデータ駆動型VLSIマルチプロセッサチップDDMPを開発し、高い処理能力と優れた省電力性能を達成可能なことを確認している。
本研究の目的は、これらの研究成果をさらに発展させ、自己タイミング型パイプラインによる超高速プログラム処理機構のみならず、超高速入出力処理機構および高機能記憶機構を複合化した集積システム・アーキテクチャを確立することにある。
このため本研究では、自己タイミング型パイプライン機構を徹底的に採用した超高速ネットワーク・プロセッサへの応用に向けて検討を進め、本年度は以下の検討を実施した。
1.超高速パケットルータ実現上のボトルネックの一つである、IPパケット分類処理を取り上げ、自己タイミング型パイプライン機構を応用すれば、10万以上の大規模な分類ルールセットを対象にしても高速に入力パケットを分類できる方式を提案した。初期的性能評価の結果、平均的な長さのIPv4パケットを受理した場合、約28Gb/sで分類可能な性能を有することが明らかになった。
2.IPパケットのQoS(Quality of Services)クラスに応じた優先キューイングが、折り返し型自己タイミング・パイプライン機構によって、高速に実現できると同時に同期回路では実現困難な柔軟性も付与できる見通しを得た。同時に本機構の実現に必要な基本回路構成も明らかにした。
|
