| 研究課題/領域番号 |
13480077
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
|
|---|
| 研究分担者 |
清水 修 東京大学, 大学院・情報理工学系研究科, 助手 (20011182)
田中 英彦 東京大学, 大学院・情報理工学系研究科, 教授 (60011102)
|
|---|
| キーワード | チップマルチプロセッサ / 省電力 / スレッド投機実行 |
|---|
| 研究概要 |
1、省電力プロセッサの実現のために必要な、利便性と精度をバランス良く持った、アーキテクチャレベルの消費電力推定を行うフレームワークの作成を行った。本フレームワークは、モデルの階層化とモジュール化を行うことで、高い柔軟性と拡張性を実現している。また、SRAM及び論理ゲートについて消費電力のモデル化、フレームワークへの実装を行い、精度の検証と既存の消費電力削減技術のケーススタディを行って第一段階の有効性検証を行った。
2、コンパイラによる静的な制御フロー解析を利用し、予測精度の向上と投機ミスペナルティの削減を図る2つの手法を検討・評価して有効性を確認した。また、動的スレッド予測の性能向上のため、2つの異なる長さの実行パス履歴を用いるハイブリッド型予測器を提案・評価し、有効性を確認した。
3、メモリ依存を解消する投機実行を行う機構として、1次キャッシュにおいてメモリ投機の管理を実現する拡張型コヒーレンスプロトコルを提案し、これを実現するコントローラのハードウェアコストを遅延及び実装面積の点で解析し、実現性の検証を行った。
4、実行時のスレッド間メモリ依存の予測可能性について解析を行い、その解析結果に基づきメモリ投機ミスを削減するためのスレッド間メモリ依存の予測機構、同期機構についての検討を行った。
5、スレッド間のデータ依存を解決するためのプロセッサコア間におけるレジスタ値の通信をできるだけ小さい遅延で実現するための、リング状トポロジ、送信側主導のレジスタ通信同期機構を提案し、評価を行って有効性を検証した。
6、スレッド投機実行の性能に大きく影響する逐次プログラムのスレッド分割手法について、スレッド投機実行に十分なスレッドサイズを確保するスレッド分割手法を提案し、これを評価して有効性を確認した。
|
