2003 年度実績報告書

高性能省電力チッププロセッサの研究

研究課題

研究課題/領域番号	13480077
研究機関	東京大学
研究代表者	坂井修一東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
研究分担者	清水修東京大学, 大学院・情報理工学系研究科, 助手 (20011182) 田中英彦東京大学, 大学院・情報理工学系研究科, 教授 (60011102)
キーワード	チップマルチプロセッサ / 省電力アーキテクチャ / コヒーレントキャッシュ / 電力シミュレータ / 投機的マルチスレッディング / 性能評価 / スレッド予測 / 最適化コンパイラ
研究概要	高性能・省電力チップマルチプロセッサの研究開発を進め、以下の成果を得た。 (1)投機的マルチスレッディングを行うときのコヒーレントキャッシュ方式について、無効化型と更新型のそれぞれの方式を提案し、基本設計を行ってこれをシミュレーション評価した。結果、効率的な方式を明らかにすることに成功した。特に更新型について新規提案を行い、典型的なベンチマークであるSpecIntによってこれを評価したところ、提案方式の優位性が確認された。 (2)コンパイラ支援によるスレッドレベルの投機制御方式を提案し、その有効性をシミュレーションによって検証した。特に、スレッドの入り口に特殊な命令を配することによって、投機が有効に働くという方式を考案し、これをSpecIntの評価によって検証した。 (3)省電力シミュレーションフレームワークPRESTOを提案し、初期実装を行ってその有効性について調べた。本シミュレータは、回路レベルからアーキテクチャレベルまで階層的に構成されており、下位レベルをライブラリ化することで、高いレベルの設計から消費電力が推定できるところに特徴がある。実際の例として、キャッシュなどに使われるSRAMの設計を行い、その電力を評価することで、PRESTOの有効性を一部検証した。 (4)スレッド投機における予測器について、パスの長さに応じてこれを2つ用意して組み合わせる方式を提案し、シミュレーション評価してその有効性を検証した。検証には、(1)(2)と同様にSpecIntを用い、従来方式に比べて有意の差が生じることが示された。 (5)電力消費を抑えつつ実行効率を保つキャッシュの方式として、Way Variable Cacheの提案を行い、その有効性を検証した。特に、Wayを有効・無効にするアルゴリズムと機構を具体的に提案したことに本研究の価値があり、この成果は、次年度に国際会議・論文誌などで公表される予定である。

研究成果
(6件)

すべてその他

すべて文献書誌 (6件)

[文献書誌] 飯塚大介, バルリニコ・デムス, 坂井修一, 田中英彦: "値予測の軽量効率化方式の提案と評価"情報処理学会論文誌. Vol.44,No.SIG6(ACS1). 65-75 (2003)
[文献書誌] Hideyuki Miura, Luong Dinh Hung, Chitaka Iwama, Daisuke Tashiro, Niko Demus Barli, Shuichi Sakai, Hidehiko Tanaka: "Compiler-Assisted Thread Level Control Speculation"Proc.Euro-par 2003. 2003. 603-608 (2003)
[文献書誌] Yoshimitsu Yanagawa, Luong Dinh Hung, Chitaka Iwama, Niko Demus Barli, Shuichi Sakai, Hidehiko Tanaka: "Complexity Analysis of A Cache Controller for Speculative Multithreading Chip Multiprocessors"Proc.International Conference on High Performance Computing (HiPC). LNCS2913. 393-404 (2003)
[文献書誌] Niko Demus Barli, Daisuke Tashiro, Chitaka Iwama, Shuichi Sakai, Hidehiko Tanaka: "A Register Communication Mechanism for Speculative Multithreading Chip Multiprocessors"Proc.Symposium on Advanced Computing Systems and Infrastructures (SACSIS). 2003. 211-218 (2003)
[文献書誌] 田代大輔, バルリニコデムス, 坂井修一, 田中英彦: "スレッド投機実行におけるエッジに着目したスレッド分割手法"情報処理学会報告書計算機アーキテクチャ研究会. 2003-ARC-153. 67-72 (2003)
[文献書誌] 岩間智女, ルォンディンフォン, バルリニコデムス, 坂井修一, 田中英彦: "The Design of PRESTO : A Framework For Architecture Level Power Estimation"情報処理学会報告書計算機アーキテクチャ(ARC)研究会. 2003-ARC-156. 103-108 (2003)

2003 年度 実績報告書

高性能省電力チッププロセッサの研究

研究代表者

坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)

研究成果

[文献書誌] 飯塚大介, バルリ ニコ・デムス, 坂井修一, 田中英彦: "値予測の軽量効率化方式の提案と評価"情報処理学会論文誌. Vol.44,No.SIG6(ACS1). 65-75 (2003)

[文献書誌] Hideyuki Miura, Luong Dinh Hung, Chitaka Iwama, Daisuke Tashiro, Niko Demus Barli, Shuichi Sakai, Hidehiko Tanaka: "Compiler-Assisted Thread Level Control Speculation"Proc.Euro-par 2003. 2003. 603-608 (2003)

[文献書誌] Niko Demus Barli, Daisuke Tashiro, Chitaka Iwama, Shuichi Sakai, Hidehiko Tanaka: "A Register Communication Mechanism for Speculative Multithreading Chip Multiprocessors"Proc.Symposium on Advanced Computing Systems and Infrastructures (SACSIS). 2003. 211-218 (2003)

[文献書誌] 田代 大輔, バルリ ニコ デムス, 坂井 修一, 田中 英彦: "スレッド投機実行におけるエッジに着目したスレッド分割手法"情報処理学会報告書 計算機アーキテクチャ研究会. 2003-ARC-153. 67-72 (2003)

[文献書誌] 岩間智女, ルォン ディン フォン, バルリ ニコ デムス, 坂井修一, 田中英彦: "The Design of PRESTO : A Framework For Architecture Level Power Estimation"情報処理学会報告書 計算機アーキテクチャ(ARC)研究会. 2003-ARC-156. 103-108 (2003)

2003 年度実績報告書

坂井修一東京大学, 大学院・情報理工学系研究科, 教授 (50291290)

[文献書誌] 飯塚大介, バルリニコ・デムス, 坂井修一, 田中英彦: "値予測の軽量効率化方式の提案と評価"情報処理学会論文誌. Vol.44,No.SIG6(ACS1). 65-75 (2003)

[文献書誌] 田代大輔, バルリニコデムス, 坂井修一, 田中英彦: "スレッド投機実行におけるエッジに着目したスレッド分割手法"情報処理学会報告書計算機アーキテクチャ研究会. 2003-ARC-153. 67-72 (2003)

[文献書誌] 岩間智女, ルォンディンフォン, バルリニコデムス, 坂井修一, 田中英彦: "The Design of PRESTO : A Framework For Architecture Level Power Estimation"情報処理学会報告書計算機アーキテクチャ(ARC)研究会. 2003-ARC-156. 103-108 (2003)