| 研究課題/領域番号 |
13555089
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 展開研究 |
|---|
| 研究分野 |
電子・電気材料工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
浅田 雅洋 東京工業大学, 大学院・総合理工学研究科, 教授 (30167887)
|
|---|
| 研究分担者 |
渡辺 正裕 東京工業大学, 大学院・総合理工学研究科, 助教授 (00251637)
|
|---|
| 研究期間 (年度) |
2001 – 2002
|
| キーワード | 量子効果デバイス / 共鳴トンネルダイオード / 金属 / 半導体 / 絶縁体ヘテロ接合 / フッ化物系ヘテロ接合 / ナノ領域エピタキシー / 縦型MOSFET / ショットキーソース / ドレインMOSFET / 集積高機能素子 |
|---|
| 研究概要 |
本研究は、集積回路の更なる高密度化・微細化を推進するため、金属/半導体/絶縁体ヘテロ接合超格子の顕著な量子効果を利用した電子デバイスをシリコン基板上に形成し、高機能動作を達成することを目的して行い、以下の成果を得た。
ポテンシャル障壁が高く、尖鋭な量子化準位が期待されることから、高いオン-オフ比や高機能動作デバイスの可能性を有するCaF_2/CdF_2/Siヘテロ接合材料系を選択し、共鳴トンネル構造の結晶成長を行った。成長を原子層厚レベルで制御するため、結晶成長領域を100nm程度の微細な領域に限定したナノ領域エピタキシーを提案し、これによって顕著な特性の均一化が得られるとともに、量子井戸層厚依存性に関する系統的な実験結果が初めて得られた。また、水素終端化処理したSi(100)基板上への成長を行い、(100)面上で初めて室温微分負性抵抗特性を得た。さらに、適当な基板オフ角の選択と原子ステップ制御プロセスをナノ領域エピタキシーと組み合わせることによって、アンチフェイズ界面による欠陥の少ない層構造を形成し、Si(100)基板上に再現性よく室温微分負性抵抗を得た。
低消費電力・素子面積縮小が可能な集積素子構造として、CaF_2/CdF_2/Siヘテロ接合による低電流密度共鳴トンネルダイオードをゲートソース間へ集積した縦型MOSFETを提案し、SRAMを構成した場合、MOSFETのみの構成に比べ50%の素子面積縮小が可能であることを示した。
縦型MOSFETとしてPtSiショットキーソース/ドレインMOSFETを考案し、電子ビーム露光を用いて、ゲート長55nm、ゲート酸化膜5および8nm、チャネル厚8〜30nmの素子を作製し室温動作を達成した。さらに、CdF_2/CaF_2三重障壁RTDを縦型ショットキーソース/ドレインMOSFETに集積し、室温で共鳴トンネルに起因する電流電圧特性を得た。
|
