転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用

2002 年度 実績報告書

• 研究課題/領域番号: 13558026
• 研究機関: 東北大学
• 研究代表者: 羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
• 研究分担者: 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• キーワード: 非破壊読出し / 強誘電体デバイス / 記憶・演算一体化 / 相補的動作 / 強誘電体CAM / 不揮発性ロジック / FPGA / ゲートレベルパイプライン

研究概要

本年度の研究では、非破壊読出し動作にもかかわらず、高速性も有する強誘電体ロジックインメモリ集積回路の開発に成功した。高速なスイッチング動作を行うためには、強誘電体からの出力電圧振幅が大きくなければならない。2個の強誘電体キャパシタを直列に接続し、これらを相補的に動作させれば、強誘電体キャパシタ1個だけを用いた場合と比較し、2倍程度の出力電圧振幅が得られる。非破壊読出し動作が可能となるため、メモリリフレッシュサイクルなどの余分な演算サイクルも不要となる。また、周辺回路のコストも大幅に軽減できるため、高速性と低消費電力性、コンパクト性を同時に達成できる新しい回路技術である。この効果は、演算回路内に多数の記憶要素が分散されるアーキテクチャ、例えばきめ細かいパイプライン、すなわちゲートレベルパイプラインと呼ばれる並列演算方式、大規模順序回路、VLSIプロセッサ制御順序回路などにおいて、回路規模の1桁以上の減少という意味で、極めて有用となる。今回開発した成果は種々の応用が展開されるが、例えば、次世代携帯機器や情報家電などに組み込まれる、マルチメディア応用プロセッサやフィールドプログラマブルゲートアレー(応用に応じて現場でプログラム可能なVLSIチップ)へ応用でき、将来的には10倍以上の高性能化や低電力化が達成されるものと期待される。
強誘電体デバイスは、電源電圧を切っても記憶が消えない「不揮発性」という読出し専用メモリ(ROM)の性質のみならず、高速なデータの書込みと読出しが実現可能というランダムアクセスメモリ(RAM)の性質を兼ね備えた、優れたメモリデバイスであることが知られている。強誘電体メモリ(FeRAM)を実現する場合、メモリセルからできるだけ大きな出力電圧振幅を得るために、強誘電体デバイスの両端電極に大きな電圧が印加される。このため、メモリ読出し時に記憶データが破壊されるという「破壊読出し」形で強誘電体デバイスを動作させており、メモリ読出し直後に記憶データの書き戻し、すなわちリフレッシュサイクルが必要となる。また、メモリ読出し時に記憶データを破壊しない「非破壊読出し」形で強誘電体デバイスを動作させるFeRAMの構成方法も知られている。その反面、非破壊読出し形の場合には出力電圧を十分大きくすることができず、読出し速度が低下してしまう。このように、強誘電体デバイスにおいて、非破壊読出し動作と高速動作を両立させることは極めて難しかった。今回考案した不揮発性ロジックインメモリ回路では、上記の「非破壊読出し」機能と「高速アクセス」機能を両立させて従来の問題点を克服できただけでなく、論理演算機能も付加できるという全く新しい回路技術である。
以上の研究成果は、半導体回路技術に関して世界で最も権威のある国際会議「2003年国際固体回路会議(ISSCC2002)」において、平成15年12月に発表すると共に、日刊工業新聞(2003年2月11日)に掲載されるなど、国内外にて高く評価された。

研究成果

• [文献書誌] Hiromitsu Kimura: "Multiple-Valued Logic-in-Memory VLSI Based on Ferroelectric Capacitor Storage and Charge Addition"Proceedings 32nd IEEE International Symposium on Multiple-Valued Logic. 32. 161-166 (2002)
• [文献書誌] Hiromitsu Kimura: "Ferroelectric-Based Functional Pass-Gate for Low-Power VLSI"IEEE Symposium VLSI Circuits, Digest of Technical Papers. 196-199 (2002)
• [文献書誌] Hiromitsu Kimura: "VLSI System Based on Ferroelectric Logic-in-Memory Architecture"International Symposium on New Paradigm VLSI Computing. 60-65 (2002)
• [文献書誌] Hiromitsu Kimura: "Implementation of a DRAM-Cell-Based Multiple-Valued Logic-in-Memory Circuit"IEICE Transaction on Electronics. E85-C・10. 1814-1823 (2002)
• [文献書誌] Hiromitsu Kimura: "Complementary Ferroelectric-Capacitor Logic for Low-Power Logic-in-Memory VLSI"IEEE International Solid-State Circuits Conference (ISSCC), Digest of Technical Papers. 50. 160-161 (2003)