| 研究概要 |
命令レペル並列処理技術を用いるマイクロプロセッサに関して,その実現方式について検討を行った.背景には,マイクロプロセッサにおけるオペランドバイパス回路の遅延が深刻になるという予測がある.一般にマイクロプロセッサの実行ステージはALU演算とオペランドバイパスから構成されているため,この遅延の増大はプロセッサのタイミング制約を厳しくし深刻な問題である.タイミング制約を緩和するためには実行ステージを分割することも可能だが,プロセッサ性能を悪化させるおそれもある.可変レイテンシパイプライン(VLP)はパイプライン技術と疑似非同期回路技術の両方の特徴を備えたマイクロアーキテクチャ技術である.ALUへの入力オペランド値にしたがってVLPはそのレイテンシを変更し,短い演算レイテンシと高速動作を可能にしている.本稿では動的命令スケジューリングを行うスーパースカラプロセッサ上でVLPを評価している.サイクルベースのシミュレーションの結果,VLPはALU演算の実効レイテンシを削減し,その結果バイパス回路遅延によるタイミング制約の深刻化に耐えられる可能性が確認できている.さらに,演算結果再利用技術を用いてVLPをサポートすることも検討した.
|
