|
「省電力」「耐故障性」「複雑度低減」「実行時最適化」のキーワードの下で、高命令レベル並列処理技術を用いるマイクロプロセッサの実現方式に関する研究を行った。
消費電力の問題を解決するために、投機的マルチスレッド実行を行うチップマルチプロセッサの検討を行った。並列処理により獲得された性能向上を電力消費削減の目的に利用する。本アーキテクチャの鍵となるコンポーネントである値予測機構の検討を行った。投機実行を行うためのコンポーネントが大きな電力を消費するのでは意味が無いので、ハードウエア規模の小さな値予測器を提案し、従来方式とほぼ同等の性能が得られることを確認した。また、プログラム中のクリティカルパスに着目する方式を検討した。スーパスカラプロセッサ上でプログラム中のクリティカルパスを効率良く実行することにより、プロセッサの処理性能を向上させることが可能であることが知られている。本研究では実行中の命令がクリティカルであるかどうかの情報を用いて、プロセッサの処理性能を低下させることなく消費電力を削減させる。新たにクリティカルパス予測器を提案し効果を確認した。
|
