|
今後の高エネルギー物理実験では、大強度ビーム下や宇宙空間での実験等、放射線レベルの高い環境での実験の重要度が増すと考えられる。一方、測定器はますます多チャンネル化、高度化する必要が有ることから、LSI技術を駆使した読み出しエレクトロニクスが欠かせない。このため、耐放射線性LSIの開発が必要とされている。
本研究では、放射線によるLSI回路への影響を調べ、レイアウトや回路の工夫により、通常のCMOSLSIプロセスを使用しながら放射線環境下で使用できるLSIの開発を目指している。
試験用LSIは、ATLAS実験用に開発しているO.3μm CMOS ゲートアレイによるAMT(Atlas Muon TDC)を使用している。また最近、より進んだ0・18 μm CMOS プロセスによるLSIが放射線に対し強い耐性を持つ例が報告されたため、東京大学大規模集積システム設計センター(VDEC)を通じて0.18μmの試験チツプを試作した。
ガンマー線の照射には、東京都立大学のRI施設にあるCo^<60>のガンマーセルを使用し、照射実験を行った。また、SEE(Single Event Effect)を調べるため、東北大学サイクロトロンRIセンターで陽子照射実験を行った。
|
