|
今年度の研究は、前年度のウェル形成テストの結果を踏まえ、当初計画していた拡散熱処理の条件を多少変更してCMOSインバータ回路の製作を行なった。CMOSの特徴は、同一Si基板上にPチャネルとnチャネルのMOSFETが形成されていることである。インバータ回路における各FETのゲート長は50μmで設計した。フォトマスクの原図は、PCの描画ソフトで作成しA4の用紙に印刷したものを用いた。写真引伸機を用いて、その原図をフォトマスク乾板に縮小焼付けし、8枚のフォトマスクを製作した。試料製作プロセスは、n型Si基板にフィールド酸化やフォトリソグラフフィなどを繰り返し施しながら、p型ウェルの形成、pMOSのソース・ドレイン形成およびnMOSのソース・ドレイン形成のための拡散熱処理、その後ゲート酸化膜形成とアルミ配線形成を行なって試料を製作した。全部で10枚の試料を製作したが、最終プロセスまで行えたのは6試料であった。試料のテスト領域に形成した個別のMOSFETについての測定から、pMOSはほとんどの試料でほぼ設計どおりの特性を示すものが製作できていたが、nMOSが形成されている試料は1試料のみであった。この試料は、不完全なインパータ動作を示した。その原因は、nMOSのゲート部に損傷があり、わずかに漏洩電流が流れたためと考えられる。最終年度である今年度の研究において、試作したインバータ回路の動作は完全なものとは言えなかったが、製作可能性は十分に確認できたと考えられる。
|
