CMOS論理回路の電源電流測定による断線故障検出法に関する研究

2001 年度 実績報告書

• 研究課題/領域番号: 13680418
• 研究機関: 徳島大学
• 研究代表者: 橋爪 正樹 徳島大学, 工学部, 助教授 (40164777)
• キーワード: テスト / 論理回路 / CMOS / 電源電流 / 断線故障 / ICピン浮き故障

研究概要

本研究の目的は現在、多用されているCMOS論理回路において、有効な検出法が開発されていない断線故障を検出する検査法を開発することにある。
本年度は次の2種類のテーマに関して研究を進めた。
1.CMOS論理IC内の断線故障検出法の開発
本研究者は過去に、IC外部から交流電界を印加した時のICに流れる電源電流異常を測定することによる断線故障検出の可能性を明らかにした。その検査法では強い電界を印加することで、より大きな電源電流異常を発生できる。しかし、実用的には印加する電界はできる限り弱いものが好ましいので、それを可能にするため、検査時に電源電圧も時間的に変化させ、その時の電源電流測定による検査法を開発し、国際会議で発表した。
またその検査法のための検査入力に関する研究も行い、その検査入力は現在多用されている論理値測定による機能検査法の検査入力生成法を用いて生成できることを明らかにした。さらに機能検査法の検査入力生成法を流用するのでなく、本検査法のための検査入力生成法も開発した。それらの検査入力生成に関する研究成果も国際会議で発表した。
2.ICのピン浮き故障の検出法の開発
CMOS論理ICをプリント配線板上に実装する際に発生するICピン浮き故障はCMOS論理回路に発生する断線故障の一つである。その断線故障を検出するための検査法として、外部から交流電界印加時の電源電流測定による方法、ならびに、外部から交流磁界印加時の電源電流測定による方法を開発した。それらの2種類の検査法に関する研究成果は国際会議で発表した。
さらに回路に電源電圧を印加せずに、CMOS ICの入出力ピンに直流電源を接続し、それによってそれらのピンに接続されている保護回路に流れる電源電流測定によってその断線故障を検出する方法を開発した。それに関しては2002年度開催の国際会議で発表の予定である。

研究成果

• [文献書誌] Hiroyuki Yotsuyanagi: "Test Pattern for Supply Current Test of Open Defects by Applying Time-variable Electric Field"Proc. of the IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. 287-295 (2001)
• [文献書誌] Masaki Hashizume: "CMOS Open Defect Detection Based on Supply Current in Time-variable Electric Field and Supply Voltage Application"Proc. of the IEEE Tenth Asian Test Symposium. 117-122 (2001)
• [文献書誌] Hiroyuki Yotsuyanagi: "Random Pattern Testability of the Open Defect Detection Method using Application of Time-variable Electric Field"Proc. of the IEEE International Workshop on Electronic Design, Test, and Applications. 387-391 (2002)
• [文献書誌] Masaki Hashizume: "Supply Current Test for Pin Opens in CMOS Logic Circuits"Proc. of 2001 International Conference on Electronics Packaging. 363-368 (2001)
• [文献書誌] Akihiro Tsuji: "Pin Open Detection Method Based on Supply Current in Time-variable Magnetic Field"Proc. of 2001 International Technical, Conference on Circuits/Systems, Computers and Communications. 1. 438-441 (2001)
• [文献書誌] Masaki Hashizume: "Power-off Vectorless Test Method for Pin Opens in CMOS Logic Circuits"Proc. of International Conference on Electronics Packaging. (to be appeared). (2002)