| 研究概要 |
安全性、セキュリティの確保などを重視した「人にやさしい情報社会」を実現するためには,動的に変化するリアルワールド環境を自律的に認識し,人間を支援する知能システムを実現するためには,膨大なリアルワールド情報を瞬時に処理する高性能な専用VLSIプロセッサの構成が望まれる.従来の専用プロセッサの開発方法は,(1)フルカスタム方式,(2)FPGA(書き換え可能ゲートアレイ)を用いた方法に大別される.フルカスタム方式,すなわちASICで実現するアプローチでは,開発コストが高く、よほど大量のチップが市場に出荷されることでなければ、現実性に乏しい.一方,従来のFPGAを用いた方法では,ユーザープログラムにより機能を変更できるため低コスト化が可能である.しかしながら,演算器間の相互結合網が複雑であるため演算器間の通信時間がボトルネックとなる,メモリを用いて等価的に演算器を実現しているため性能が大幅に低下するなどの問題がある.また,プロセッサの設計においては、熟練した設計者の経験に頼った職人的手法が用いられており,VLSIの大規模化に伴い,開発期間の増大,品質の低下が問題となっている.そのため,消費電力,チップ面積等の制約条件下で,処理時間を最小化するような並列構造プロセッサの最適構成理論が望まれている.
本研究では、応用に応じて最適な並列構造を再構成できるリコンフィギャラブルVLSIプロセッサの開発と,その最適設計理論の構築を目的とする.本年度は,高性能化を指向したリコンフィギャラブルVLSIプロセッサのアーキテクチャとして,(1)専用の演算回路に基づく高速な処理要素(PE),(2)隣接間通信を徹底化した高速な相互結合網といった特長を有するアーキテクチャを確立した.その結果,従来のFPGAに比べ同一面積で,20倍以上の高性能化を達成できることを明らかにした.
|
