|
本年度は、クロック単位でプロセッサの状態を更新するソフトウェアシミュレータと、書き換え可能デバイス(Field-Programmable Gate Array : FPGA)を用いた評価システムの構築をおこなった。
投機アーキテクチャの予備評価は、予測ミスによる影響を把握するために、従来から利用されてきたトレース駆動のシミュレータではなく、実行ベースのシミュレータが必要となる。クロック単位でプロセッサの状態を更新するソフトウェアシミュレータをC++言語により記述しPC上で動作確認をおこなった。データ値予測とメモリ依存関係予測を用いたプロセッサ性能の向上は確認しているが、コンパイラ支援を含めた投機技術において方式提案と可能性検討が必要になる。
投機アーキテクチャの評価は、次年度にFPGAボードを用いておこなう。本年度はFPGAを用いた開発環境を構築した。また、論理合成ツールやFPGAによる制約を把握するためにシンプルなアーキテクチャのCPUを試験的に実装した。産業技術総合研究所で開発されたFPGAボードREX上に、Verilog-HDLを用いて1500行程度で記述したシンプルなアーキテクチャの64ビットCPUを実装した。また、Alphaの命令コードをアセンブラで記述し、クロスアセンブルしたコードをFPGAボード上のメモリにダウンロードして、正しく動作していることを確認した。今回得られたFPGAの動作速度やFPGAの利用率などは、最終的なアーキテクチャを決めるためのデータとして重要なものである。
|
