研究課題
基盤研究(B)
本研究では、GHz帯の高速信号をチップ内各所に分配/伝送するための設計技術を開発し、実際のシリコン上で高速信号伝送実験を行う事を目的として、高速信号伝送用配線の特性解析技術、電源配線構造の特性解析と設計技術、高速信号伝送用CMOS回路の設計技術、ならびにチップ内高速信号伝送回路の性能予測について研究を行った。高速信号伝送用配線の特性解析技術として、下地に直行配線を持つ高速信号伝送用配線の伝送線路としての特性を評価した。配線の伝送特性は周波数により変化するが、これを周波数に依存しない等価回路で表現する場合に、どの周波数を用いて線路パラメータを抽出すれば良いかを検討し、配線長に基づく抽出周波数の決定法を考案した。更に、配線パラメータとして重要な配線インダクタンスを抽出する際に、帰路電流(リターンパス)の抽出対象とすべき配線を決定する手法を開発した。電源配線構造の特性解析と設計技術としては、電源配線のインダクタンスが無視できる周波数で動作するセルベース設計回路を対象として、IRドロップを考慮した電源ストラップの最適挿入法について検討した。さらに、動作周波数の高速化に伴い、電源配線のインダクタンス成分が電源ノイズの発生に寄与する状況が発生する。そこで、電源配線網の構造やチップ内各部の動作状況により、電源配線のインダクタンス成分がどのように電源ノイズに影響をおよぼすかを解析した。高速信号伝送用CMOS回路の設計技術としては、通常のスタティック論理ゲートより高速な動作が可能な電流モード論理ゲートを取り上げ、その最適設計法を明らかにした。また、電流モード論理ゲートとスタティック論理ゲートを適切に組合わせてマルチプレクサを構成する方法を明らかにし、実際に試作したテスト回路により動作を確認した。高速信号を発生するためのPLLについて、プロセスの微細化が動作特性におよぼす影響を検討した。チップ内高速信号伝送回路の性能を予測するにあたり、高速信号の伝達に適した配線構造を設計する必要がある。望ましい配線構造がどのようなものであるかを検討した。次いで、それらの配線構造における信号伝達特性を解析的に求め、その性能限界を明らかにした。最後に、線路のみならず、駆動回路や受信回路も含めた伝送システム全体を対象として伝送特性の評価を行った。
すべて 2005 2004 2003
すべて 雑誌論文 (9件)
Proc.ASP-DAC
ページ: D-9-D-11
ページ: 1078-1081
IEICE Trans.on Electronics E88-C, no.3(to appear)
Proc.ASP-DAC D-9-11
IEICE Trans.on Electronics E88-C, no.3 (to appear)
Proc.of IEEE Electrical Design of Advanced Packaging and Systems
ページ: 87-100
Proc.of IEEE 13th Topical Meeting on Electrical Performance of Electronic Packaging
ページ: 311-314
IEICE Trans.on Fundamentals E86-A, no.12
ページ: 2942-2951
