| 研究概要 |
近年,システムオンチップに関する研究が盛んになっており,高性能でかつ柔軟性に富むシステムとして,アナログ・ディジタル混載システムが注目されている.しかし,アナログ回路とディジタル回路とを同一チップ上に実現した場合,ディジタル回路の動作を決めるクロック信号などが基板を介してアナログ回路に混入し,アナログ回路の特性を劣化させるという問題がある.このアナログ回路に混入したクロック信号などはディジタル基板雑音と呼ばれており,従来は,ディジタル基板雑音を取り除くめに,アナログ回路を導体で囲む方法が取られていた.しかし,基板の深部からのディジタル基板雑音に関しては効果が低いことが知られていた.
本研究では,基板の深部からのディジタル基板雑音も取り除くため,ディジタル基板雑音を検知し,この雑音の位相を反転した信号を生成し,ディジタル基板雑音を打ち消す手法について検討を行った.ディジタル基板雑音を打ち消すための回路の最適な利得はディジタル基板雑音源の位置やプロセスの特性が予め分かっていれば決定することができるが,実際には主たるディジタル基板雑音源は時々刻々変化し,またプロセスの特性もチップ作成毎に変化する.そこで,これらの変化に適応して自動的にディジタル雑音を打ち消すための回路の利得を制御する手法を提案した.この手法を適用した場合を計算機シミュレーションにより解析し,ディジタル基板雑音源の位置やプロセスの特性の変化に追随し,利得が自動的に制御でき,ディジタル基板雑音の低減に有効であることを確認した.
これまでの研究成果を基づけばアナログ・ディジタル混載システムにおいてディジタル基板雑音を十分に低減できることがシミュレーションにより示すことができた.今後の課題として,これまでの研究成果に基づき,実際に集積回路を作成し,提案手法の有効性を実証する必要がある
|
