| 研究概要 |
平成16年度は,交付申請書の研究の目的、項目[A]〜[D]に対応して,以下の成果を得た.
1.平成15年度に実装した算術アルゴリズム記述言語(Arithmetic Description Language) "ARITH"とその処理系を用いて,ハードウェアアルゴリズムの正当性が完全に保証された演算器のライブラリを構築するための方法論を検討した.その第1段階として,並列乗算器を生成するモジュールジェネレータを構築し,テクノロジに依存しないHDLコードの形式で種々の並列乗算器をWeb上に公開・配布した(http://www.aoki.ecei.tohoku.ac.jp/arith/mg/index.html).
2.進化的グラフ生成システムEGGを用いた2値論理回路・多値論理回路・アナログ回路の統合設計環境の可能性について実験的に確認した.
3.前年度に試作した電流モード多値論理(MV-CML)に基づくプログラマブルLSIをより微細なテクノロジで再設計するとともに,MV-CML回路におけるデバイススケーリングの影響を明らかにした.また,大規模なMV-CML回路を高位レベルで設計するためのEDA技術を実験的に開発した.
4.上記ハードウェアアルゴリズムの応用分野として,位相限定相関法に基づく高精度映像処理および高精度2次元・3次元画像計測技術を検討した.
5.人工触媒チップの最適な幾何学的配置などについて実験を通して総合的に評価した.また,チップ上で発生する化学反応波の可視化,これを用いた最適経路探索のデモンストレーションを行った。
|
