| 研究課題/領域番号 |
14380146
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
|
|---|
| 研究分担者 |
梶原 誠司 九州工業大学, 情報工学部, 教授 (80252592)
井口 幸洋 明治大学, 理工学部, 助教授 (60201307)
|
|---|
| キーワード | FPGA / メモリ / 再構成可能論理 / BDD / 関数分解 / 論理設計 |
|---|
| 研究概要 |
1.不完全定義多出力論理関数の関数分解手法の開発
BDD(二分決定グラフ)を用いて不完全定義多出力関数を能率良く関数分解する手法を考案した。本手法を用いて、中間出力を有する組み合わせ回路型LUTカスケードの設計プログラムを開発した。また、基数変換回路や算術演算回路を設計し、ドントケアを考慮しない場合に比べハードウエア量を数10パーセント削減できることを示した。
2.LUTカスケードの算術演算回路への応用
LUTカスケードを用いた種々の算術演算回路を設計する一般的手法を開発した。本手法では、三角関数、対数関数、指数関数などを計算できるが、従来法よりも、必要のメモリ量が少なく、かつ組織的に高精度な回路を実現できる。
3.LUTカスケードの基数変換回路への応用
LUTカスケードを用いて種々の基数変換回路を開発した。本回路では、例えば2進数を10進数に変換したり、逆に10進数を2進数に変換したり出来る。この種の回路を、LUTカスケードで組織的に実現する方法を開発し、必要なハードウエア量を求めた。
4.LUTカスケードのFIRフィルタへの応用
LUTカスケードを用いてFIRフィルタを能率よく実現する方法を開発した。本手法では、従来のROMを用いた方法に比べ、必要なメモリ量が大幅に削減できる。また、プロトタイプをFPGAのボード上に実現し、動作を確認した。
5.LUTカスケードにおける符号化法に関する研究
中間出力を有するLUTカスケードで、レール出力の符号化法を工夫することにより、セルの出力数を削減する方法を開発した。セルの出力数を削減することで、LUTの出力数とカスケードの段数を削減できる。LUTカスケードの設計には、多出力関数の特性関数を示すBDD(BDD_for_CF)を用いる。
|
