| 研究概要 |
(1)携帯電話、無線LAN, Bluetooth等の低中間周波数アーキテクチャ受信回路で低消費電力化のために用いられる、複素バンドパスΔΣAD変換器の高精度化のためのデジタル補正アルゴリズムを開発し、シミュレーションで有効性を確認した。
(2)携帯電話、無線LAN等の受信機用のAD変換器の性能(特に相互変調歪み)のテスト評価アルゴリズムを開発し、従来法より高精度であることをシミュレーションにより確認した。開発したアルゴリズム、プログラムはアナログ・デジタル混載LSIテスターの製品に組み込むことを検討している。
(3)CMOSAD変換器で用いられるMOSサンプリング回路を駆動するクロックの有限立ち上がり時間によって生じる歪みの影響を解析し、NMOSサンプリング回路、差動構成の場合はその影響が軽減されることを導出した。
(4)携帯電話の受信機等で用いられるRCポリフェーズフィルタ、複素バンドパスフィルタの解析・設計指針を確立した。
(5)ソフトウェア無線、HDDインターフェース回路で用いるための超高速・低消費電力CMOS ADCの設計を行い、デジタル誤差補正により精度を向上させる手法を確立した。
(6)携帯電話等の送信機での、IQ経路の2チャンネルDACのミスマッチによって生じるスプリアス成分をダイナミック・マッチング法により周波数拡散して低スプリアス化する手法を考案し、シミュレーションで効果を確認した。
(7)携帯電話等で用いられるチャージポンプ電源回路で、動作立ち上がり時に生じる突入電流の影響を解析的に調べ、その対策回路を考案し実験で検証した。
|
