|
本年度は、まず、最新のFPGAボードのホストコンピュータとなるパーソナルコンピュータの購入を行い、そのシステムを用いて以下の研究/開発を行った。
まず、C言語で記述されたプログラムから、それに対応する回路(ハードウェア記述言語で記述されたもの)を生成するハードウェアコンパイラに関しては、より多くのC言語で記述されたプログラムに対して評価を行うために、C言語における構造体およびポインタに対応できるように処理機能の拡大を行った。また、メモリアクセスの競合を抑え、より無駄のないパイプライン処理を可能とするために、複数あるメモリバンク(FPGA内/外を含む)への各データの配置の最適化を行うためのアルゴリズムに関しての検討を行った。
ハードウェアコンパイラによって生成された回路に対し、高速なレイアウト/配線を行うプログラムに関しては、プロトタイプの構築を行い、規則的な構造を持つ簡単なプログラムを用いて評価を行った。C言語で記述されたアルゴリズムから生成されたハードウェア記述言語は、比較的単純なデータ依存関係を持つため、通常のCADと較べて著しく高速な処理を実現することができた。この結果に関しては、国際学会(International Conference on Field-Programmable Logic and Applications 2002)にて発表を行った。
ハードウェアライブラリに関しては、これまで設計/評価を行って来た画像処理(自己相関関数の高速計算)、音声処理(各種フィルタの高速処理)、セルラーオートマトン(並列/パイプライン処理ライブラリ)等の回路の評価/改良をより進め、その基本となる回路のライブラリ化を行った。特に、セルラーオートマトンシステムにおける並列/パイプライン処理のライブラリに関しては、国際学会(同上)にて発表を行った。
|
