本研究では、高性能クラスタコンピュータの実現を目指し、並列処理における通信処理を自律的に支援するネットワークハードウェア、およびソフトウェアの開発を行った。開発したネットワークインタフェースは、PCIバスを介してPCに接続される。ネットワークインタフェースとスイッチには、高い自律性を持たせるため高性能プロセッサを搭載し、メッセージ転送専用ハードウェアと密に結合することにより、PC本体の処理に頼ることなくネットワークインタフェース側で通信処理の一部を効率良く支援できるアーキテクチャとした。メッセージ転送専用ハードウェアにおいては、物理層のバンド幅を極力引き出すためのプロトコルを開発し、実装した。また、共有メモリを想定した並列プログラムから共有変数へのアクセス情報を抽出するソフトウェアの開発を行った。本ソフトウェアは、並列プログラムにおける同期情報に基づいて、その前後で発生する依存関係のある変数アクセスを抽出し、同期前に書き込みを行うプロセッサから同期後に読み出しを行うプロセッサへのデータ転送命令の生成を行うものである。さらに、本ハードウェアの機能を利用し、高スループットで低レイテンシの通信を行える通信ライブラリ、標準的な通信プロトコルであるTCP/IP、および並列プログラミングにおいて標準的に利用されているMPIを本ネットワーク環境上に開発した。本システム上でベンチマークを用いて性能評価を行った結果、本ハードウェア、およびソフトウェアを利用することで、物理層のスループットの88%を引き出せることが分かった。また、MPIやTCP/IPを用いた性能評価より、本システムは従来のネットワークより高い性能を有することを確認し、本ネットワークアーキテクチャは、高性能クラスタ向けネットワークとして有効であることを明らかにした。
|