| 研究概要 |
本年度は,制約充足問題として知られている準群の存在問題と8王妃問題をハードウェアとソフトウェアを用いて解き,両者の比較を,性能面と解法の記述性の面から行った.これは,両者のギャップを埋める中間層に位置する抽象機械を設計するための実験である.ハードウェアはVerilog-HDL(Hardware Description Language)を用いて設計し,FPGA(Field Programmable Gate Arrays)にダウンロードして性能を測定した.ソフトウェアによる解法には,C言語を用い,PC(パーソナルコンピュータ)で性能を測定した.
性能面では,FPGAの実行速度が2〜10倍程,速いことが分かった.動作周波数は,FPGAが12MHz, PCが1.8GHzであるので,もし同じ周波数ならハードウェアはソフトウェアより数百倍速いことになる. ハードウェアでは,制約違反の検査は組合せ回路で行え,1クロックで可能である.これに対し,ソフトウェアでは繰り返し文を用いて検査を行うので,問題の規模にもよるが,数十ステップから数百ステップを要する.したがって,速度にこのような差がでたものと思われる.
一方,記述性に関しては,C言語では,8王妃問題を解くプログラムをN王妃問題用に容易に変更できるのに,Varilog-HDLでは,Nが大きくなるにつれて回路が大きくなるので変更はそれほど容易ではない.スケーラビィリティを考慮した回路を設計する必要性が明らかになったといえる.
この他に,ハードウェアによる解法では,安易な設計では回路が巨大になりやすい,という問題にも遭遇した.FPGA上の回路の大きさを如何に小さくするかも今後の課題である.
|
