研究課題
動的消費エネルギーの削減に加え、キャッシュ・メモリのリーク消費エネルギー削減手法に関する研究を行った。また、これまでのLSI試作の結果や、FPGAを用いたプロトタイプによる結果に基づき、予測技術を用いた高性能/低消費電力化技術に関する総合的な評価を行った。具体的には以下の研究を実施した。1:これまでに提案されたキャッシュ・リーク消費エネルギー削減方式を大域的に分類し、その比較評価を行った。その結果、今後は低リーク・キャッシュにおける性能低下が大きな問題となる事が明らかになった。2:上記1で得た知見に基づき、プロファイル情報に基づき低リーク・キャッシュの性能低下を隠蔽する技術を開発した。また、ベンチマーク・プログラムを用いた定量的評価を行い、その有効性を明らかにした。3:前年度までに実施したLSI試作結果、今年度実施したFPGAによるプロトタイピング、シミュレータを用いた評価結果、等に基づき、予測技術に基づく高性能/低消費電力メモリの評価を行った。また、上記研究成果に関し、国内外会議での発表を行った。
すべて 2005 2004
すべて 雑誌論文 (13件) 図書 (1件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (予定)
電子情報通信学会研究報告 (予定)
情報処理学会研究報告2004-ARC-160
ページ: 95-100
Proc.of the The International Symposium on System-On-Chip (SOC04)
ページ: 61-67
Proc.of the The International SoC Design Conference (ISOCC04)
ページ: 582-585
Proc.of the The Fourth IEEE Asia-Pacific Conference on Advanced System Integrated Circuits
ページ: 412-413
第17回 回路とシステム軽井沢ワークショップ
ページ: 229-234
ページ: 235-240
ページ: 107-112
ページ: 101-106
第3回情報科学技術フォーラム
ページ: 281-282
ページ: 283-284
ページ: 217-218
