| 研究概要 |
極低温動作読みだし集積回路(ROIC)設計の第一歩として、まず、既存の極低温赤外線検出器/ROIC(SBRC189/InSb, CRC744/Si : As)の評価を行なった。その結果、極低温環境下ではFET特性の温度ドリフトが大きく検出器の定常動作が必要であること、FETの閾値特性が常温とは大きく異なり極低温で最適なパラメータを設定し動作させる必要があること、が明らかとなった。そして、実際に動作パラメータを調整することで、極めて低い読みだし雑音(14電子)を6Kにて達成することに成功し、その成果を国際学会(SPIE)にて発表した。
既存のROICは基本的には通常のCMOS回路で構成されており、本研究から、注意深く回路設計を行ない動作パラメータを最適化すれば、CMOS回路でも6K付近では良好な性能を発揮するROICを実現できることが明らかとなった。しかし、同時に動作パラメータ範囲が狭いことからオペアンプを必要とする高性能ROICへの応用には困難が予想される。
そのため、本研究では、極低温でより良好な動作をする素子を調査した。その結果、完全空乏型SOIデバイス(FD-SOI)が有望であることが判明した。FD-SOIデバイスは、構造上、従来のCMOS素子に見られた浮遊電位効果がなく、極低温動作素子としてのポテンシャルが高いことが予想される。また、SOIデバイスの設計は、基本的にはCMOS回路設計が大きな変更なく適用できるため、大変有望である。
そこで本研究では、将来SOIデバイスで極低温ROICを開発することを念頭に、来年度予定しているVDECでのCMOS集積回路設計試作に必要なCAD環境の整備と、極低温性能評価に必要な実験環境(cryostat、測定器)の整備を行なった。また、関係メーカーとの調整を行ない、SOI素子の試料を提供して頂ける目処をつけた。
|
