| 研究概要 |
近年の極微細プロセス技術の進歩により,高性能なシステムLSIが実現可能となったが,それに伴い消費電力の増加が大きな問題となっている.また,プロセスの微細化に伴い,配線やチップインタフェースでの消費電力が全体の消費電力に対して相対的に大きくなってきており、データ伝送をいかに低消費電力化するかということが低電力設計に大きな影響を与えている.今年度は主にマイクロプロセッサをベースとしたシステムのアドレスバスの低消費電力化のための研究を行った.
通常のマイクロプロセッサをベースとしたディジタル・システムでは,アドレスバスはデータバスと比較して時間軸での因果関係が大きいため,アドレスデータの持つ冗長性を利用して非常に効率的に信号遷移頻度を削減することが可能である.今回,我々はジャンプ/分岐などの履歴に着目し,消費電力削減効果が高く,かつ非冗長な符号化手法を提案した.本手法では,データを符号化および復号化するエンコーダ/デコーダにジャンプ履歴を保持し,ジャンプ先アドレスとして出現する確率の高いアドレスに信号遷移数の少ない符号を割り当てる手法である.Instruction Set Simulator(ISS)を用いた実験結果より,提案手法を用いることで,ベンチマークプログラム(SPEC CPU2000)に対して,信号遷移頻度を平均で約90%削減できることを示した.また,エンコーダ/デコーダで用いるジャンプ履歴のサイズについての最適化を行った.さらに,実際にエンコーダ/デコーダ回路を設計し,それらの回路に対して回路シミュレーションを用いることで本手法の有用性を示した.
|
