| 研究概要 |
高い線形性を有するA-D・D-A変換器において,アナログ回路の製造過程で生じる素子値の誤差により,線形性は大きく劣化してしまう.この問題に対して,入力信号を補間した上で高次1ビットΣΔ変換器を用いる手法があるが,必要な補間倍率が高くなってジッタにより精度が逆に劣化したり,消費電力が膨大になる問題が生じる場合がある.更に動作の安定性に致命的な問題が生じることも知られており,未だ未解決である.このためこの種のA-D, D-A変換器の性能は頭打ちになっており,またΣΔ変換器自体の応用先も限定されたままとなっている.これらの問題に対して研究代表者は,平成14〜15年度において,補間倍率128でSN比132dBが可能となることを示すに至り,高いSN比を維持しつつ補間倍率を低減してきている.そして,補間倍率64でSN比107.6dBを実現する厳密に安定なΣΔ変換器の設計に成功している.
上述の手法により,オーバーロードが無く安定なシグマデルタ変換器が設計可能とはなるが,一般に,オーバーロードを有限とした上で安定性を保証することにより,ノイズシェーピングの性能を改善することができる.
|
