| 研究概要 |
研究概要:
共有変数に同期を付加し(同期共有変数),より効率的な並列処理の実現を図る研究がある.同期共有変数を介した通信は同期と同時に実行され,それをスコープとした統一的で単純かつ高性能な同期通信手法が提供される.そのような並列処理をサポートする機構として,マルチプロセッサオンチップ(MOC)における共有変数キャッシュ(TSVMキャッシュ)を提案した.TSVMキャッシュは従来のデータキャッシュの一部に組み込まれ,同期共有変数をキャッシングする.同期共有変数による同期通信はTSVMキャッシュ間の一貫性制御により暗黙的に行われる.本研究では,TSVMキャッシュをハードウェア記述言語(VHDL)で開発し,その効果を明らかにした.
研究経過および成果:
平成14年度にTSVMキャッシュの基本設計を終え,その概要と性能見積もりをICPAD2002(平成14年12月)で発表した.平成15年度でTSVMキャッシュの詳細な論理設計をVHDLで行い,それを搭載したMOCのシミュレータを構築した.そのシミュレータを用いてTSVMキャッシュの性能等をサイクル精度で詳細に評価した.WEPA-1(平成16年2月)では,TSVMキャッシュのハード量をFPGAに実装して見積もり,従来の同期通信手法に対するTSVMキャッシュの効果も明らかにした.そこでは,従来のキャッシュに対し,TSVMキャッシュのコントローラは非常に小さく,キャッシュ全体のハード量は79%しか増加しないことがわかった.さらに,従来の同期通信手法がTSVMキャッシュにより最大で約15倍高速化された.火の国シンポジウム(平成16年3月)では,その結果に加え,応用プログラムにおけるTSVMキャッシュの効果も明らかにした.PDCN2004(平成16年2月)では,TSVMキャッシュの高性能化に対する3つの工夫を評価し,その効果を明らかにした.
|
