アジャイル・低電力プラットフォーム向けソフトウェア無線回路技術の研究

2014 年度 実績報告書

• 研究課題/領域番号: 14J03929
• 研究機関: 東京大学
• 研究代表者: 井口 俊太 東京大学, 工学系研究科, 特別研究員(DC2)
• 研究期間 (年度): 2014-04-25 – 2016-03-31
• キーワード: アジャイル・低電力プラットフォーム / 水晶発振回路 / 高速起動

研究実績の概要

2014年度は、「スイッチトキャパシタ回路」「コンパレータ」「低速アンプ」で実現可能な機能及び性能の理論限界をMatlabによるシステムレベルでのシミュレーションによって検証し、受信感度を維持したまま様々な変調方式に対応するためにはサンプリング回路の制御信号のジッターを±0.54ns 以下に抑える必要があることを明らかにした。制御信号のジッターは周波数生成回路(Ex. 水晶発振回路やPLL)の位相ノイズによって決定されるので、低ジッターな制御信号を作るには低ノイズな水晶発振回路の実現が必須である。また、アジャイル・低電力プラットフォームでは回路を間欠動作させることで消費電力の削減を行うことを予定しているので、高頻度な間欠動作のために高速起動可能な水晶発振回路の実現が必須である。このような背景から、高速起動可能かつ低ノイズな水晶発振回路の設計及び試作を行い、IEEE Symposium on VLSI Circuits 2014で報告を行った。本研究では、立ち上がり時にノイズを水晶発振回路に注入し、水晶にエネルギーを充電することによって水晶発振回路の起動時間を削減した。注入するノイズはチャープ変調されており、トランジスタの性能が温度や電源電圧によって変動しても常に高速かつ安定した起動特性を実現することができる。また、起動時のみ動作する負性抵抗ブースタを定常状態で用いるインバータと並列に挿入することで、更なる起動高速化を実現した。提案のチャープ変調ノイズ注入及び負性抵抗ブースタを用いた水晶発振回路は起動時間が2.1msから0.16msに短縮され、起動時間を92%高速化することができた。

現在までの達成度 (区分)

2: おおむね順調に進展している

理由

2014年度は、年次計画で計画していたように「スイッチトキャパシタ回路」「コンパレータ」「低速アンプ」で実現可能な機能及び性能の理論限界をMatlabによるシステムレベルでのシミュレーションによって検証し、受信感度を維持したまま様々な変調方式に対応するためにはサンプリング回路の制御信号のジッターを±0.54ns 以下に抑える必要があることを明らかにした。検討の結果、水晶発振回路の起動時間が全体のシステム性能を大きく左右することが明らかになったので、低ノイズかつ高速起動可能な水晶発振回路の設計及び試作を行った。本研究で報告した水晶発振回路では、プロセスバラつきや温度変動、電源電圧変動が存在しても起動時間のバラつきを13%以下に抑えることができた。起動時間も2.1msから0.16msに短縮され、起動時間を92%高速化することができた。また、提案した水晶発振回路の位相ノイズは1kHzオフセットの時に-147dBc/Hzと非常に小さく、先行研究と比較しても非常に低ノイズな水晶発振回路を実現することができた。本提案技術により「アジャイル・低電力プラットフォーム」で実現される無線センサノードは間欠動作比を大きくすることができ、超低消費電力化が実現できると期待される。また、提案した水晶発振回路が生成する低ノイズ及び低ジッターな制御信号により、受信感度を維持したまま様々な変調方式に対応することが可能になる。このように、本研究課題は当初研究目的どおりにおおむね順調に進展していると考えている。

今後の研究の推進方策

今後は、当初の年次計画にあるようにこれまで検討してきた個別回路を組み合わせることで無線回路の評価を進める予定である。それぞれの回路を組み合わせる際の影響を考慮しながら評価を行う予定であるが、インピーダンスマッチングやレベルシフトなどの必要性を考慮し、問題があれば個別回路の再設計を行う予定である。また、水晶発振回路の起動時間の更なる高速化によるシステム全体の性能向上も進捗状況に応じて行う予定である。2014年度は、本研究課題に関する研究成果の一部をIEEE Symposium on VLSI Circuits 2014や電子情報通信学会で報告した[1], [2]が、今後も国際会議や論文誌への投稿を通じて本研究による成果を社会のために還元していきたいと考えている。

参考文献
[1] S. Iguchi, H. Fuketa, T. Sakurai, and M. Takamiya, “92% Start-up time reduction by variation-tolerant chirp injection (CI) and negative resistance booster (NRB) in 39 MHz crystal oscillator,” in IEEE Symp. VLSI Circuits Dig. Tech. Papers, Jun. 2014, pp. 236-237.
[2] 井口 俊太, 更田 裕司, 桜井 貴康, 高宮 真, “チャープ変調励振信号と負性抵抗ブースタによる39MHz水晶発振回路の起動時間の高速化,” 電子情報通信学会, 信学技報, ICD2014-28, pp. 81-86, 2014年7月.

研究成果

• [学会発表] 同期型コンパレータのエラーレート低減に向けた一考察 (2015)
  • 著者名/発表者名: 濵松 昌宗, 井口 俊太, 桜井 貴康, 高宮 真
  • 学会等名: 電子情報通信学会総合大会
  • 発表場所: 立命館大学、滋賀県
  • 年月日: 2015-03-10 – 2015-03-13
• [学会発表] 92% Start-up time reduction by variation-tolerant chirp injection (CI) and negative resistance booster (NRB) in 39 MHz crystal oscillator (2014)
  • 著者名/発表者名: S. Iguchi, H. Fuketa, T. Sakurai, and M. Takamiya
  • 学会等名: IEEE SSCS Kansai Chapter Symposium on VLSI Circuits 報告会
  • 発表場所: 常翔学園大阪センター、大阪府
  • 年月日: 2014-07-14 – 2014-07-14
  • 招待講演
• [学会発表] チャープ変調励振信号と負性抵抗ブースタによる39MHz水晶発振回路の起動時間の高速化 (2014)
  • 著者名/発表者名: 井口 俊太, 更田 裕司, 桜井 貴康, 高宮 真
  • 学会等名: 電子情報通信学会, 信学技報
  • 発表場所: 大社文化プレイスうらら館/ ニューウェルシティ出雲、島根県
  • 年月日: 2014-07-03 – 2014-07-04
• [学会発表] 92% Start-up time reduction by variation-tolerant chirp injection (CI) and negative resistance booster (NRB) in 39 MHz crystal oscillator (2014)
  • 著者名/発表者名: S. Iguchi, H. Fuketa, T. Sakurai, and M. Takamiya
  • 学会等名: IEEE Symp. VLSI Circuits
  • 発表場所: Honolulu, U.S.A
  • 年月日: 2014-06-10 – 2014-06-13
• [備考] Shunta Iguchi - VLSI Circuit Design - UTokyo
  • URL: https://sites.google.com/site/shuntaiguchi/home