| 研究課題/領域番号 |
14J05405
|
|---|
| 研究機関 | 慶應義塾大学 |
|---|
研究代表者 |
田中 貴久 慶應義塾大学, 理工学研究科, 特別研究員(DC2)
|
|---|
| 研究期間 (年度) |
2014-04-25 – 2016-03-31
|
| キーワード | トランジスタ / キャリア散乱 / ナノワイヤ |
|---|
| 研究実績の概要 |
次世代トランジスタでは平面型トランジスタから，3次元のマルチゲート構造を持つトランジスタが主流になると考えられる．マルチゲート構造では，トランジスタのチャネルが複数の面で酸化膜と接する．このマルチゲート構造がナノスケールになると，平面型トランジスタよりもキャリア散乱が増加し，電気抵抗が増大することが先行研究で報告されている．そこで本研究では，半導体・酸化膜界面近傍におけるキャリア散乱機構を理解し，次世代トランジスタの設計指針を示すことを目的としている．本年度は，平面型トランジスタの電気輸送特性の改善に用いられる歪の導入が，マルチゲート構造を持つナノワイヤトランジスタに与える効果に着目して研究を行った．まず，キャリア散乱を考慮した準弾道輸送における歪による電気輸送特性の改善を計算するコードの自主開発に成功した．開発したコードを用いた解析により，歪を印加した直径4 nm以下のナノワイヤトランジスタでは，歪による有効質量の減少に加えてキャリア散乱の抑制の効果により，最大でオン電流が2倍程度増加することを明らかにした．さらに，各サブバンドにおけるキャリア速度のナノワイヤ直径依存性から，キャリア散乱の抑制が主にサブバンドの電子占有率の変化に起因することを明らかにした．これらの結果を，半導体シミュレーション・モデリング分野の国際会議(SISPAD)にて発表した．従来，歪によるナノワイヤトランジスタの電気輸送特性の改善は，主にキャリア散乱のない弾道輸送における電気輸送特性から議論されてきた．本研究により，キャリア散乱の抑制も電気輸送特性の改善に大きな寄与を持つことを示せたことは，ナノワイヤトランジスタにおいても歪の導入が重要であることを意味しており，将来ナノワイヤトランジスタの設計を行う上で有意義であると考える．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本年度は平面型トランジスタの移動度の観点からキャリア散乱機構の解明を行う計画であったが，ナノワイヤトランジスタにおける準弾道輸送に着目して計算コードを自主開発し，解析を行った．予定と少々異なるが、半導体・酸化膜界面近傍のキャリア散乱機構がデバイスの特性に与える影響を解析しており，本研究課題の趣旨に沿う内容であることから、概ね順調に進展していると判断する．
|
| 今後の研究の推進方策 |
今後は本年度行った準弾道輸送におけるナノワイヤトランジスタの電気輸送特性の計算をさらに大規模化し，マルチゲート構造を持つFinFETにも適用できるように改良を行う．さらに，移動度の経験的モデルを準弾道輸送の計算に適用する．これにより，キャリア散乱機構のトランジスタ構造依存性を議論し，最適なトランジスタの設計指針を立てる．当初の移動度を中心とした研究計画から，準弾道輸送におけるデバイスの特性の予測を重視した研究を行うように計画を変更する．
|
