三次元積層型プロセッサチップを用いた超高性能並列処理システム

2003 年度 実績報告書

• 研究課題/領域番号: 15106006
• 研究機関: 東北大学
• 研究代表者: 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
• 研究分担者: 栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093) ; 寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108) ; 羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893) ; 宮川 宣明 (株)本田技研研究所, チーフリサーチャー(研究職) ; 沈 正七 東北大学, 大学院・工学研究科, 助手 (00333849)
• キーワード: 三次元積層型プロセッサ / マルチポート共有メモリ / 三次元積層化技術 / ウェーハ張り合わせ / 光インターコネクション / 光導波路 / 並列処理システム / 高速データ転送

研究概要

本年度は三次元積層型プロセッサチップを用いた超高性能並列処理システム構築のための基本技術の検討を行った。本研究では、三次元積層型の共有メモリとプロセッサチップを積層化することによって、入力がマルチポート共有メモリの新しいプロセッサ・エレメントを提案している。また、これらのプロセッサ・エレメントを、高速のチップ間データ転送が可能である光インターコネクションを用いて接続することにより、プロセッサ・エレメント間で擬似的にメモリの共有動作を行なわせる新しい共有メモリシステムも提案している。このようなノード共有メモリとネットワーク共有メモリの基本動作を確認するために、テストチップおよびテストモジュールの試作を行なう必要があるが、本年度そのためのチップ製作技術およびマルチチップ製作技術について検討した。具体的には、バルク基板およびSOI基板を用いた三次元積層化技術のための基本技術の検討を行った。また、光導波路と三次元積層チップを接続する光インターコネクション技術と、それを用いたマルチチップモジュール製作のための基本技術の検討を行った。更に、三次元積層型プロセッサチップと光インターコネクションを用いた新しい並列処理システムのシステム構成と仕様についても検討した。三次元積層化技術に関してはシリコン基板に設けた直径1μm、深さ50μmの深溝に隙間無くタングステンを体積して垂直方向配線を形成する技術、シリコンウェーハを30μm以下にまで薄くして張り合わせる技術などを確立した。また、光インターコネクション技術については、光導波路の形成と光導波路上にLSIチップをフリップチップボンディングする技術を確立した.

研究成果

• [文献書誌] 栗野浩之, 小柳光正: "FD-SOIMOSFETのためのソース/ドレイン構造"応用物理学会分科会 シリコンテクノロジー. 51. 22-55 (2003)
• [文献書誌] JeoungChill Shim, HyucJae Oh, Hoon Choi, Mitsumasa Koyanagi, et al.: "SiGe Elevated Source/Drain Structure an Nickel Silicide Contact Layer for sub 0.1 MOS-FET Fabrication"First International SiGe Technology an Device Meeting (ISTDM). 23-24 (2003)
• [文献書誌] Hyuckae Oh, Hoon Choi, Takeshi Sakaguchi, Mitsumasa Koyanagi, et al.: "Novel SOI MOSFETs with Buried Back-Gate"Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials (SSDM). 274-275 (2003)
• [文献書誌] Jun Deguchi, Taiichiro Watanabe, Mitumasa Koyanagi, et al.: "Three-Dimensionally Stacked Analog Retinal Prosthesis Chip"Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials (SSDM). 402-403 (2003)
• [文献書誌] Jun Zhang, JeoungChill Shim, Hiroyuki Kurino, Mitsumasa Koyanagi: "A New Pipelined Architecture for High Speed IP Routing Lookup"FIT情報科学フォーラム2003. 367-368 (2003)
• [文献書誌] T.Nakamura, Y.Yamada, T.Ono, H.Kurino, M.Koyanagi: "Optimization of Vertical Interconnection in 3D LSI Using Wire-Length Distribution"Advanced Metalizatlon Conference 2003 : Asian Session. 58-59 (2003)