| 研究課題/領域番号 |
15200002
|
|---|
| 研究種目 |
基盤研究(A)
|
| 研究機関 | 九州大学 |
|---|
研究代表者 |
雨宮 真人 九州大学, 大学院・システム情報科学研究院, 教授 (90202697)
|
|---|
| 研究分担者 |
藤田 博 九州大学, 大学院・システム情報科学研究院, 助教授 (70284552)
谷口 秀夫 岡山大学, 工学部, 教授 (70253507)
長谷川 隆三 九州大学, 大学院・システム情報科学研究院, 教授 (20274483)
日下部 茂 九州大学, 大学院・システム情報科学研究院, 助教授 (70234416)
峯 恒憲 九州大学, 大学院・システム情報科学研究院, 助教授 (30243851)
|
|---|
| キーワード | 細粒度マルチスレディング / 並列分散処理 / カーネルウェア / FUCEアーキテクチャ / スレッド管理機構 / FPGA / オペレーティングシステム / マルチエージェント |
|---|
| 研究概要 |
本年度は、主にアーキテクチャとカーネルウェアについての検討を行った。
まずアーキテクチャに関する検討では、オペレーティングシステムやアプリケーションを如何にして細粒度マルチスレッド実行方式と関数型実行方式にもとづいたアーキテクチャで動作させるのかという観点からおこなった。検討の結果得られたアーキテクチャ動作モデルにもとづいて、細粒度マルチスレッド実行をサポートするスレッドの管理機構について検討した。これらの検討の結果、ハードウェアによるスレッド管理機構(Thread Activation Control : TAC)を考案し、「細粒度マルチスレッド実行による並列処理コンピュータ」として特許申請をおこなった。また、TACについての詳細な設計と、プロセッサの細粒度スレッド制御関連拡張命令セットの追加により、細粒度マルチスレッド実行方式にもとづいたプロセッサの基本仕様を策定した。同時に、細粒度マルチスレッド実行方式における割り込みや例外処理の扱いについて検討をおこない、オペレーティングシステムやアプリケーションを動作させる際のプロセッサの挙動について研究を進めた。また、ハードウェア記述言語であるVHDLを利用して、策定したプロセッサの基本仕様にもとづいたプロセッサを設計・制作した。そして、設計・制作したプロセッサ記述の動作確認をVHDLシミュレータ上でおこない、プロセッサのVHDLシミュレーション環境を作成した。さらにプロセッサのVHDLシミュレータ環境を利用して、プロセッサの構造を変更した際の性能変化について基礎的なデータを測定し、本アーキテクチャがプロセッサ性能向上において効果的であることの確認をおこなった。同時に、VHDLを利用して設計・製作したプロセッサの実験用FPGAボード上への実装手法について検討をおこなった。
次にカーネルウェア部分に関する検討では、細粒度マルチスレディングをベースにOS核の検討を進め、プロセッサI/Fとの整合および効率的なスレッド実行を可能にするスレッド構成法を研究し、μスレッド、スレッド、およびプロセスの3レベルでプログラム実行を制御する構成法を明らかにした。また、μスレッドとスレッドのレベルでの実行においては、同期実行を基本とし、「待ち状態」を持たない制御法を検討した。さらに、プロセスのレベルでの実行においては、その生成速度の高速化や実行環境の変更機能について研究を進めた。
また応用として、充足可能性問題(SAT問題)を解くSATソルバをFUCEアーキテクチャ上に構築することを目的として、FPGAを利用してSATソルバを作成した。
|
