| 研究分担者 |
長谷川 隆三 九州大学, 大学院・システム情報科学研究院, 教授 (20274483)
谷口 秀夫 岡山大学, 大学院・自然科学研究科, 教授 (70253507)
藤田 博 九州大学, 大学院・システム情報科学研究院, 助教授 (70284552)
峯 恒憲 九州大学, 大学院・システム情報科学研究院, 助教授 (30243851)
日下部 茂 九州大学, 大学院・システム情報科学研究院, 助教授 (70234416)
|
|---|
| 研究概要 |
本年度は主にプログラミングモデルと言語処理系,アーキテクチャ,カーネルウェアについて検討を行った.
プログラミングモデルと言語処理系に関して,スレッドレベルの並列処理を記述するプログラミングモデルを明らかにし,C言語に準じた記述言語とFUCEマシン語へ翻訳する言語処理系構成法を明らかにした.スレッドレベルの並列処理を記述するプログラミングモデルによって,スレッドレベル並列処理,関数/プロセス間並行処理,排他資源アクセス制御,スレッド間パイプライン並列実行の制御,データ並列処理,ストリーム処理などのプログラムを記述できることを確認した.言語処理系に関しては,C言語にメッセージ通信記述機能を付加して平行プロセス記述を可能とした機械非依存の高位言語を設計し,FUCEアセンブラ言語との間に,HAL, IML, SHLという3階層の中間言語を置いて逐次変換を施す方式を明らかにした.HALはもっとも低位な中間言語であり,変数,式および基本的な実行制御構造を備え,かつ,FUCEの実行モデルを直接記述できる.IMLはHALの上位中間言語であり,ハンドコーディングによって直接OS記述ができることを念頭に置いてHALの冗長な記述を隠蔽して簡潔なプログラム記述を可能とする.SHLはC言語からFUCEスレッドを自動抽出する際の作業言語として設け,翻訳アルゴリズムの簡潔化をはかった.
アーキテクチャに関する検討では,FUCEプロセッサを実験用FPGAボード上へ実装し評価を行った.また同時にVHDLシミュレータによって素数計算,Queen問題,Quick-sortなどいくつかのベンチマークプログラムの並列実行効果を検証し,スレッド演算ユニット台数効果,メモリレイテンシ隠蔽効果,スレッド間パイプライン並列実行効果等,FUCEプロセッサの有効性を明らかにした.FUCEプロセッサの評価によって,FUCEプロセッサが360万トランジスタ(ただし乗除算と浮動小数点演算回路を除く)で実現できること,特にマルチスレッド実行制御の心臓部であるスレッド管理機構が36万トランジスタで実現できることを明らかにした.
カーネルウェアに関して,細粒度マルチスレッド実行環境におけるオペレーティングシステムの構成法において,特に走りきりスレッドによるイベント処理(割り込み処理)の実現法について研究を行った.細粒度マルチスレッド実行マシンでは効率的なスレッド実行のためにスレッドの実行中断ができないため,スレッド処理によってプロセッサ外部からのイベントを扱う必要がある.また,排他資源へのアクセス制御をマルチスレッド処理で実現する必要がある.そこで,外部イベントと内部イベントを統合的に処理するための方式を検討しカーネルウェアに組み込み,実際に走りきりスレッドでプロセッサ外部からのイベントを排他的に扱うことできることを確認した.
研究の最終年度にあたりこれまでの研究成果をまとめた.
|
