研究課題
基盤研究(A)
申請者らが培ってきたCVDにおけるラングミュア型吸着・反応制御技術を駆使して、Si, Ge, C等の異種(ヘテロ)元素を一層ずつ任意に積層するヘテロ積層技術を開発し、これを駆使した新しいIV族半導体原子層積層ヘテロ人工結晶を創成し、その新規物性を明らかにすることを目的として研究を行った。SiGe系IV族半導体(100)表面でのCやNの原子層オーダ反応制御条件と、その上への低温Siエピタキシャル成長条件を見いだし、原子層ドープIV族半導体ヘテロ構造の形成を可能にした。さらに、C原子導入により、Ge表面Si原子層の熱的安定性の向上とSi(100)基板上歪Si_<1-x>Ge_xエピタキシャル薄膜の臨界膜厚増大が可能であることを明らかにした。また、ナノオーダ歪Si_<1-x>Ge_x/Si(100)上のP原子層表面上へのSiエピタキシャル成長時において、Si_2H_6ガスを用いることにより効果的にP原子の表面偏析現象を抑制し、Si/ナノオーダ歪Si_<1-x>Ge_xヘテロ界面近傍に10^<21>cm^<-3>をはるかに超える超高濃度Pドーピングを可能にした。また、低エネルギーECRArプラズマ照射によるSiH_4やGeH_4の表面反応促進による、基板加熱なしでの高平坦なSiや歪Geの高品質エピタキシャル成長、並びにSi(100)面原子層窒化制御とその表面でのSiエピタキシャル成長を実現し、約2nm以内の極薄領域へのN原子層ドーピング(最大窒素濃度2x10^<21>cm^<-3>)に成功した。さらに、Si(100)基板に格子整合した約1nm厚さの歪Ge薄膜のエピタキシャル成長も実現した。以上のように、新規物性発現に必要となる高品質IV族半導体原子層ヘテロ積層膜の実現に関して重要な成果を得た。
すべて 2006 2005 2004 2003
すべて 雑誌論文 (70件)
Thin Solid Films Vol.508
ページ: 36-39
ページ: 140-142
ページ: 143-146
ページ: 239-242
ページ: 279-283
ページ: 301-304
ページ: 326-328
ページ: 399-401
Mat. Sci. Semiconductor Processing 8
ページ: 69-72
ページ: 125-129
ページ: 121-124
ページ: 65-68
ページ: 239-243
ページ: 435-438
ページ: 59-63
真空 48
ページ: 8-12
IEICE Trans. Electronics E88-C
ページ: 656-661
Proc. Int. Symp. ULSI Process Integration IV (Spring Meeting of Electrochem. Soc., Canada, May 15-20, 2005) PV 2005-06
ページ: 53-66
Mat.Sci.Semiconductor Processing Vol.8
VACUUM (The Vacuum Society of Japan) Vol.48, No.1
IEICE Trans.Electron Vol.E88-C
Proc.Int.Symp.ULSI Process Integration IV (Spring Meeting of Electrochem.Soc., Quebec City, Canada, May 15-20, 2005)
Solid State Phenomena 95-96
ページ: 607-616
Appl. Surf. Sci. 224
ページ: 254-259
ページ: 270-273
ページ: 215-221
ページ: 68-72
ページ: 77-81
ページ: 197-201
ページ: 202-205
ページ: 206-209
ページ: 210-214
Solid State Phenomena Vol.95-96
Appl.Surf.Sci. Vol.224
Appl. Surf. Sci. Vol.212-213
ページ: 684-688
ページ: 193-196
ページ: 197-200
ページ: 209-212
ページ: 679-683
Appl. Phys. Lett. Vol.82
ページ: 3472-3474
IEEE Trans. Electron Devices 50
ページ: 2507-2512
Appl.Surf.Sci. Vol.212-213
Appl.Phys.Lett. Vol.82, No.20
IEEE Trans.Electron Devices Vol.50, No.12
