| 研究概要 |
平成15年度の研究成果を以下に示す。
(1)システムオンチップ(SoC)の連続可検査方式の提案
SoCに対し連続テストアクセスが可能でかつコア間テストも可能、さらに面積/遅延オーバーヘッドとテスト実行時間が既存のいずれの方式よりも小さくなるテストアクセス方式を考案するために、まず、連続テストアクセスを可能とし、かつコア間のテストを可能とする性質として、コアに対して「連続透明性」、SoCに対して「連続可検査性」なる新しい概念を提案した。連続透明性、連続可検査性の概念を正確に定義するために、SoCをグラフ理論によりモデル化し、SoCが連続可検査であるための必要十分条件、連続可検査性を判定する問題、コアの連続透明性の必要十分条件、それを判定する問題、などを明らかにし、それらの問題を解く効率のよいアルゴリズムを考案した。
(2)SoCの連続可検査性に対する相互最適化設計法
スキャン設計されたコア,非スキャン設計されたコアおよびIEEE P1500に準拠したコアを含むSoCを対象とし,面積オーバヘッドとテスト実行時間に対して相互最適化された連続可検査なSoCを実現するテスト容易可設計法を提案した。提案手法では,連続テストアクセスを可能とするための既存の信号線,コアの連続透明性およびテストバスを用いてテストアクセス機構(テストアーキテクチャ)を実現する。また、SoCのフロアプランを用いることで付加するバスの配線領域まで考慮した面積オーバヘッドの最適化を行う.提案したテスト容易化設計法では,整数計画法を用いることにより面積オーバヘッドとテスト実行時間の相互最適化を実現する.評価実験により,面積オーバヘッドおよびテスト実行時間を代表的なテストアクセス方式であるテストバス方式を用いた場合と比較し,提案手法の有効性を示した。
(3)SoCの連続可検査性に対する消費電力制約下での相互最適化設計法
上記の研究に続いて、消費電力制約下で面積オーバーヘッドとテスト実行時間の相互最適化問題を解くヒューリスティックアルゴリズムを考案し、実験によりその有効性を評価した。
|
