| 研究概要 |
マルチコンテキストデバイスの仮想ハードウェア機構を確立するために、以下の研究を行った。
1.NEC社のマルチコンテキストデバイスDRP上にストリーム処理を中心としたアプリケーション(JPEG2000,Viterbiコーダ,RC6等)を開発し、コンテキスト滞在時間、必要コンテキスト数を調査した。この結果、現在のコンテキスト数は近い将来、特に小規模システムにおいて容易に不足すること、仮想ハードウェア機構は、アプリケーションのループ単位に実装する必要があること。などが明らかになった。
2.DRP用の仮想ハードウェア機構を提案し、その一部をシミュレーションにより評価した。この方法は、類似した構成のコンテキストの差分のみを再構成するという部分変更と、仮想コンテキスト番号を分散メモリのエントリに対して割り当てる手法を用いている。この機構を待ち行列シミュレータのアプリケーションに対して適用して評価した結果、再成のためのデータの読み込み時間が実行時間を隠蔽できることが明らかになった。
3.DRP用の仮想ハードウェア機構を効率良く動作させるために、現在チップ上に存在するコンテキストを優先的に動作させる、実行時動的スケジュール法を提案し、待ち行列シミュレータのアプリケーションに適用した。その結果、再構成のためのデータの読み込み時間が倍になっても、隠蔽可能であることが明らかになった。
4.コンテキストの読み込み時間を短くするための圧縮法を提案して、評価した。2種類の手法を提案し、それぞれに合った構成データに対しては構成時間を半分程度に削減できることを明らかにした。
5.動的再構成の考え方を利用し、動的に構成を最適化する適応型ハードウェアの概念と実現法を提案し、DRP上に動的適応型スイッチを実装して評価した。その結果、交信に偏りがあれば、バンド幅を3倍に高めることができることが明らかになった。
|
