| 研究概要 |
最終年度として、以下の研究を行うと共に、今までの成果をまとめた。
1.NEC社のマルチコンテキストデバイスDRP上にストリーム処理を中心としたアプリケーションを実装し、面積効率の理論的解析を行ったが、それに消費電力解析を加えて、全体のトレードオフを明らかにした。その結果、コンテキストの切り替えによる消費電力の損失はさほど大きくなく、コストを最小にするように最適化を行えば、消費電力も多くの場合、最適になるとの結論を得た。これにより仮想ハードウェア機構のトレードオフの基本が明らかになった。
2.DRP用の仮想ハードウェア機構を用いて適応型Viterbiコーダを実装した。このViterbiコーダは、複数の拘束長に対するデコーダ構成を用意しておき、受信状況に応じて、適切な拘束長の設計を入れ替えることで、消費電力を節約することができる。評価の結果、受信状況によっては、消費電力を半分程度に節約し、性能低下を1%以内に収めることが可能であることが明らかになった。
3.DRP用の仮想ハードウェア機構を効率良く動作させるため、再構成の高性能化に関する手法を提案した。(1)コンテキストメモリの構成法を変更し、PE単位で独自のアドレス変換機構を持たせることにより、構成データの無駄をなくし、再構成を高速化する手法である。この手法の導入により、アプリケーションによっては構成時間を30%程度に節約することが可能である。(2)再構成データが同じPEに対して、データを効果的にマルチキャストする手法であるRomultiCを提案した。この手法は、縦横に用意したビットマップを用いて再構成を行う手法であり、繰り返しを多く含むアプリケーションで有効である。
4.DRPのコアを複数チップ上に搭載する際に利用するオンチップ結合方式Black-bus、接続トポロジーFat Htreeに関する研究を進め、詳細な評価を行い論文としてまとめた。
これらの成果に基づき、FPL, FCCM, ICFPTなど著名な国際学会で6本の発表を行った。また、今回の成果の一部を著作としてオーム社より出版した。
|
