| 研究概要 |
マルチコンテキストデバイスの仮想ハードウェア機構を確立するために、以下の成果を得た。
1.NEC社のマルチコンテキストデバイスDRP上にストリーム処理を中心としたアプリケーションを実装し、面積効率の理論的解析を行った。その結果、4倍から14倍の改善が実現されることが明らかになった。
2.DRP用の仮想ハードウェア機構を用いて(1)IPsec(2)Viterbiでデコーダを実装した。IPsecは、複数の暗号化、復号化回路を必要とする。これらを個別にDRP上に実装し、要求に応じて回路構成を切り替える方式を実現した。また、複数の能力の違ったViterbiデコーダを受信状況に応じて回路構成を切り替える適応型Viterbiデコーダを実装した。この機能により消費電力を最大半分に削減可能である。
3.DRP用の仮想ハードウェア機構を効率良く動作させるための、入出力転送機構を提案した。この手法は、入出力用コンテキストを独立動作させると共に、ダブルバッファ機構を導入して入出力時間の隠蔽を可能とする。この機構の導入によって、1で実装したストリームアプリケーションすべてに対して入出力時間の隠蔽が可能になった。
4.DRPのコアを複数チップ上に搭載する際に利用するオンチップ結合方式Black-busを提案した。この方式は、データ転送路とあて先のローカルラベルを併走させることで、少ないハードウェアでパケット転送を実現する。また、接続用のネットワーク接続方式としてFat H-Treeを提案した。
5.仮想ハードウェアの実現には再構成の高速化が必要である。このために、テンプレート再構成法、および構成データのマルチキャスト法を提案し、評価を行った。
これらの成果に基づき、FPL, FCCM, ICFPTなど著名な国際学会で発表を行った。また、Singapoleで開催されたDigital Convergence2004にてキーノートスビーチを行った。さらに2003年度の成果論文がIEICE英文誌論文賞を、2005年度の成果が先進的基盤シンポジウムSACSIS2006で若手優秀研究賞を受賞した。
|
