|
集積回路の基本素子として重要な役割を持つSi MOSFETは、微細化によって高性能化を図ってきた。しかしながら、デバイス寸法の物理的限界により、性能の限界も見え始めてきている。そこで本研究では、Siに替わる新しい材料としてIV族混晶半導体であるSi_<1-y>C_yに着目した。Si_<1-y>C_yは、歪を加えることによる移動度の向上、Siデバイスヘのバンドエンジニアリングの導入が期待される材料系である。本年度は、この歪Si_<1-y>C_yの作製技術の開発、基礎物性評価、デバイス作製技術の開発に取り組んだ。
Si中のCの固溶限は10^<-4>%である。従ってSi_<1-y>C_yの結晶成長には、低温エピタキシャル成長法の開発が必要不可欠である。そこで本研究では、歪Si_<1-y>C_yの作製手法としてホットワイヤーセル法並びにガスソースMBE法を用いた。ホットワイヤーセルとはCVD法の一種であり、原料ガスを高温に熱したフィラメントの熱と触媒反応により分解する手法である。またMBE法とは、非熱平衡下での結晶成長法である。従って両者とも、Si_<1-y>C_y膜の低温エピタキシャル成長が実現できると期待される。実際、ホットワイヤーセル法を用いて約200℃・ガスソースMBE法を用いて約650℃において、C組成1〜3%のSi_<1-y>C_yの低温成長に成功した。このC組成は、Si基板を用いてSi_<1-y>C_yに歪を加えるには、十分な量である。
次に、この材料系のデバイス応用を目指し、Si中のCの熱的安定性を評価した。その結果、熱アニールによりCがSiCとして偏析することが明らかとなった。この偏析現象を理論的に解析したところ、C組成約1%のSi_<1-y>C_yは、800℃1時間程度のアニールに耐えられるとの知見が得られ、デバイス・プロセスの開発に対して重要な指針が得られた。
以上の結果を総合し、Si MOSFETの試作を試みた。当初は、従来のSi MOSFET作製プロセスを用いて歪Si_<1-y>C_y MOSFETを作製していた。しかしながら、移動度の向上は認められなかった。そこで本年度は新たに、自己整合プロセスの開発に着手し、マスク設計並びにイオン注入プロセスの最適化を行った。現状、作製プロセスはほぼ固まりつつある。従って来年度以降は、本年度開発されたプロセスを用いて、歪Si_<1-y>C_y MOSFETの作製を進める予定である。
|
