研究課題
基盤研究(C)
オンチップマルチプロセッサは、複数のプロセッサを単一チップ上に集積するため、プロセッサ間の通信時間を短縮することができる。また、命令レベルの並列性に加え、スレッドレベルの並列性を利用することができる。本研究はこれらの特徴を利用し、スレッド間通信が頻繁でスレッドの粒度が小さい非数値計算の高速化を実現する技術について研究を行った。その結果、以下のように、オンチップマルチプロセッサのスレッド抽出技術と投機的実行機構を開発することに成功した。1.スレッド間通信を行うデータに対して値予測を適用し、スレッド生成、送信命令を投機実行した結果、投機をしないモデルに対してSPECint2000で平均12.7%の性能向上が得られた。2.複数のスレッドで物理レジスタを共有し、ノンブロッキング通信を行う機構を考案し、実装した。その結果、従来方式のほぼ半分である130個の物理レジスタで、ほぼ最高性能を得た。3.単一スレッドにおいて物理レジスタを2段階に分けて解放し、プログラム内に潜在するILPを利用する機構を考案した。その結果、物理レジスタ数64個で、平均32%もの性能向上を達成することができた。4.基本ブロックレベルでプログラムをスレッドに分割し、投機的なスレッド実行と投機的なスレッド通信を行った場合、スレッド間の並列性を最も引き出すことが可能であることを明らかにした。さらにこの組み合わせにより、単一スレッド実行に比べ、平均で約10倍の性能を達成できることを明らかにした。
すべて 2005 2004 その他
すべて 雑誌論文 (18件)
電子情報通信学会信学技法 CPSY2004 Vol. 104, No. 592
ページ: 43-48
情報処理学会論文誌、コンピューティングシステム Vol. 46, No. SIG 3(ACS 8)
ページ: 92-106
The 8th International Symposium on Low-Power and High-Speed Chips COOL Chips VIII
ページ: 465-472
2005年先進的計算基盤システムシンポジウム SACSIS 2005
ページ: 407-414
情報処理学会研究報告 2005-ARC-164
ページ: 7-12
IEICE Technical Report CPSY2004 Vol.104, No.592
IPSJ Transactions on Advanced Computing Systems Vol.46, No.SIG 3(ACS 8)
The 8th International Symposium on Low-Power and High-Speed Chips (COOL Chips VIII)
Symposium on Advanced Computing Systems and Infrastructures (SACSIS) 2005
IPSJ SIG Technical Reports 2005-ARC-164
情報処理学会研究報告 2004-ARC-156
ページ: 19-24
情報処理学会論文誌、コンピューティングシステム Vol. 45, No. SIG 11(ACS 7)
ページ: 133-143
情報処理学会研究報告 2004-ARC-160
ページ: 41-46
IPSJ SIG Technical Reports 2004-ARC-156
IPSJ Transactions on Advanced Computing Systems Vol.45, No SIG 11 (ACS 7)
IPSJ SIG Technical Reports 2004-ARC-160
情報処理学会論文誌、コンピューティングシステム (印刷中)
IPSJ Transactions on Advanced Computing Systems (Already Accepted)
